Inteli kiibi ID FPGA IP tuumad

Igal toetatud Intel® FPGA-l on ainulaadne 64-bitine kiibi ID. Kiibi ID Inteli FPGA IP-südamikud võimaldavad teil seadme tuvastamiseks seda kiibi ID-d välja lugeda.

Seotud teave

• Sissejuhatus Inteli FPGA IP-tuumadesse
  • Annab üldist teavet kõigi Inteli FPGA IP-tuumade kohta, sealhulgas IP-tuumade parameetrite määramise, genereerimise, uuendamise ja simuleerimise kohta.
• Kombineeritud simulaatori häälestusskripti genereerimine
  • Looge simulatsiooniskripte, mis ei vaja tarkvara käsitsi värskendamist ega IP-versiooni uuendamist.

Seadme tugi

IP tuumad	Toetatud seadmed
Kiibi ID Intel Stratix® 10 FPGA IP-tuum	Intel Stratix 10
Unikaalne kiibi ID Intel Arria® 10 FPGA IP-tuum	Intel Arria 10
Unikaalne kiibi ID Intel Cyclone® 10 GX FPGA IP-tuum	Inteli tsüklon 10 GX
Unikaalne kiibi ID Intel MAX® 10 FPGA IP	Intel MAX 10
Unikaalne kiibi ID Inteli FPGA IP-tuum	Stratix V Arria V Tsüklon V

Seotud teave

• Unikaalne kiibi ID Intel MAX 10 FPGA IP Core

Kiibi ID Intel Stratix 10 FPGA IP Core

• Selles jaotises kirjeldatakse kiibi ID Intel Stratix 10 FPGA IP-tuuma.

Funktsionaalne kirjeldus

Signaal data_valid algab madalalt algolekus, kus seadmest andmeid ei loeta. Pärast kõrge-madala impulsi sisestamist Readid-sisendporti loeb Intel Stratix 10 FPGA IP kiibi ID unikaalset kiibi ID-d. Pärast lugemist kinnitab IP-tuum signaali data_valid, mis näitab, et unikaalne kiibi ID väärtus väljundpordis on otsimiseks valmis. Toiming kordub ainult siis, kui lähtestate IP-tuuma. Chip_id [63:0] väljundport hoiab unikaalse kiibi ID väärtust seni, kuni te seadme ümber konfigureerite või IP-tuuma lähtestate.

Märkus. Kiibi ID IP-tuuma ei saa simuleerida, kuna IP-tuum saab vastuse SDM-ilt kiibi ID andmetele. Selle IP-tuuma kinnitamiseks soovitab Intel teil läbi viia riistvara hindamise.

Sadamad

Joonis 1: Kiibi ID Intel Stratix 10 FPGA IP-tuumapordid

Tabel 2: Kiibi ID Intel Stratix 10 FPGA IP Core Ports Kirjeldus

Port	I/O	Suurus (bitt)	Kirjeldus
clkin	Sisend	1	Toidab kella signaali kiibi ID plokki. Maksimaalne toetatud sagedus on samaväärne teie süsteemi kellaga.
lähtestada	Sisend	1	Sünkroonne lähtestamine, mis lähtestab IP-tuuma. IP-südamiku lähtestamiseks kinnitage lähtestamissignaal kõrgeks vähemalt 10 clkin-tsükli jooksul.
data_valid	Väljund	1	Näitab, et unikaalne kiibi ID on toomiseks valmis. Kui signaal on madal, on IP-tuum algolekus või toimub andmete laadimine kaitsme ID-st. Pärast seda, kui IP-tuum on signaali kinnitanud, on andmed chip_id[63..0] väljundpordist allalaadimiseks valmis.
kiibi_id	Väljund	64	Näitab unikaalset kiibi ID-d vastavalt kaitsme ID asukohale. Andmed kehtivad alles pärast seda, kui IP-tuum kinnitab signaali data_valid. Väärtus sisselülitamisel lähtestatakse 0-le. Väljundport chip_id [63:0] hoiab unikaalse kiibi ID väärtust seni, kuni te seadme uuesti konfigureerite või IP-tuuma lähtestate.
loetud	Sisend	1	Readid signaali kasutatakse ID väärtuse lugemiseks seadmest. Iga kord, kui signaali väärtus muutub 1-lt 0-le, käivitab IP-tuum ID lugemise toimingu. Peate suunama signaali 0-ni, kui seda ei kasutata. ID lugemise käivitamiseks tõstke signaal vähemalt 3 taktitsüklit kõrgele, seejärel tõmmake see madalaks. IP-tuum hakkab lugema kiibi ID väärtust.

Juurdepääs kiibi ID Intel Stratix 10 FPGA IP-le Signal Tap kaudu

Kui lülitate lugemissignaali sisse, hakkab kiibi ID Intel Stratix 10 FPGA IP-tuum lugema kiibi ID-d Intel Stratix 10 seadmest. Kui kiibi ID on valmis, kinnitab kiibi ID Intel Stratix 10 FPGA IP tuum data_valid signaali ja lõpetab JTAG juurdepääs.

Märkus. Enne unikaalse kiibi ID lugemist lubage pärast kiibi täielikku konfigureerimist tCD2UM-ga samaväärne viivitus. tCD2UM väärtuse kohta vaadake vastava seadme andmelehte.

Kiibi ID lähtestamine Intel Stratix 10 FPGA IP Core

IP-tuuma lähtestamiseks peate lähtestamissignaali kinnitama vähemalt kümne taktitsükli jooksul.

Märkus

1. Intel Stratix 10 seadmete puhul lähtestage IP-tuuma alles vähemalt tCD2UM pärast täielikku kiibi lähtestamist. tCD2UM väärtuse kohta vaadake vastava seadme andmelehte.
2. IP-tuumade käivitamise juhiste saamiseks peate lugema Intel Stratix 10 konfiguratsiooni kasutusjuhendi jaotist Intel Stratix 10 Reset Release IP.

Seotud teave

Intel Stratix 10 konfiguratsiooni kasutusjuhend

• Annab lisateavet Intel Stratix 10 Reset Release IP kohta.

Kiibi ID Inteli FPGA IP tuumad

Selles jaotises kirjeldatakse järgmisi IP-tuumasid

• Unikaalne kiibi ID Intel Arria 10 FPGA IP-tuum
• Unikaalne kiibi ID Intel Cyclone 10 GX FPGA IP-tuum
• Unikaalne kiibi ID Inteli FPGA IP-tuum

Funktsionaalne kirjeldus

Signaal data_valid algab madalalt algolekus, kus seadmest andmeid ei loeta. Pärast kellasignaali söötmist clkini sisendporti loeb kiibi ID Inteli FPGA IP-tuum unikaalset kiibi ID-d. Pärast lugemist kinnitab IP-tuum signaali data_valid, mis näitab, et unikaalne kiibi ID väärtus väljundpordis on otsimiseks valmis. Toiming kordub ainult siis, kui lähtestate IP-tuuma. Chip_id [63:0] väljundport hoiab unikaalse kiibi ID väärtust seni, kuni te seadme ümber konfigureerite või IP-tuuma lähtestate.

Märkus. Intel Chip ID IP-tuumal pole simulatsioonimudelit files. Selle IP-tuuma kinnitamiseks soovitab Intel teil läbi viia riistvara hindamise.

Joonis 2: Kiibi ID Inteli FPGA IP-tuumapordid

Tabel 3: Kiibi ID Intel FPGA IP Core Ports Kirjeldus

Port	I/O	Suurus (bitt)	Kirjeldus
clkin	Sisend	1	Toidab kella signaali kiibi ID plokki. Maksimaalsed toetatud sagedused on järgmised: • Intel Arria 10 ja Intel Cyclone 10 GX jaoks: 30 MHz. • Intel MAX 10, Stratix V, Arria V ja Cyclone V puhul: 100 MHz.
lähtestada	Sisend	1	Sünkroonne lähtestamine, mis lähtestab IP-tuuma. IP-südamiku lähtestamiseks kinnitage lähtestussignaali vähemalt 10 clkini tsüklit(1). Väljundport chip_id [63:0] hoiab unikaalse kiibi ID väärtust seni, kuni te seadme uuesti konfigureerite või IP-tuuma lähtestate.
data_valid	Väljund	1	Näitab, et unikaalne kiibi ID on toomiseks valmis. Kui signaal on madal, on IP-tuum algolekus või toimub andmete laadimine kaitsme ID-st. Pärast seda, kui IP-tuum on signaali kinnitanud, on andmed chip_id[63..0] väljundpordist allalaadimiseks valmis.
kiibi_id	Väljund	64	Näitab unikaalset kiibi ID-d vastavalt kaitsme ID asukohale. Andmed kehtivad alles pärast seda, kui IP-tuum kinnitab signaali data_valid. Väärtus sisselülitamisel lähtestatakse 0-le.

Juurdepääs unikaalsele kiibi ID Intel Arria 10 FPGA IP-le ja unikaalsele kiibi ID Intel Cyclone 10 GX FPGA IP-le signaalipuudutuse kaudu

Märkus. Intel Arria 10 ja Intel Cyclone 10 GX kiibi ID pole juurdepääsetav, kui teil on J-le juurde pääsevad muud süsteemid või IP-südamikud.TAG samaaegselt. Näiteksample, Signal Tap II loogikaanalüsaator, transiiveri tööriistakomplekt, süsteemisisesed signaalid või sondid ja SmartVID-kontrolleri IP-tuum.

Kui lülitate lähtestussignaali sisse, hakkavad Intel Arria 10 FPGA IP kordumatu kiibi ID ja Intel Cyclone 10 GX FPGA IP-tuumad lugema kiibi ID-d seadmest Intel Arria 10 või Intel Cyclone 10 GX. Kui kiibi ID on valmis, kinnitavad Intel Arria 10 FPGA IP kordumatu kiibi ID ja Intel Cyclone 10 GX FPGA IP-südamikud data_valid signaali ja lõpetavad J.TAG juurdepääs.

Märkus. Enne unikaalse kiibi ID lugemist lubage pärast kiibi täielikku konfigureerimist tCD2UM-ga samaväärne viivitus. tCD2UM väärtuse kohta vaadake vastava seadme andmelehte.

Kiibi ID Intel FPGA IP Core lähtestamine

IP-tuuma lähtestamiseks peate lähtestamissignaali kinnitama vähemalt kümne taktitsükli jooksul. Pärast lähtestamissignaali tühistamist loeb IP-tuum uuesti kaitsme ID plokist kordumatu kiibi ID. IP-tuum kinnitab pärast toimingu lõpetamist signaali data_valid.

Märkus. Intel Arria 10, Intel Cyclone 10 GX, Intel MAX 10, Stratix V, Arria V ja Cyclone V seadmete puhul lähtestage IP-tuuma alles pärast kiibi täielikku lähtestamist vähemalt tCD2UM. tCD2UM väärtuse kohta vaadake vastava seadme andmelehte.

Kiibi ID Inteli FPGA IP-tuumade kasutusjuhend Arhiivid

Kui IP-tuumaversiooni loendis pole, kehtib eelmise IP-tuumaversiooni kasutusjuhend.

IP Core versioon	Kasutusjuhend
18.1	Kiibi ID Inteli FPGA IP-tuumade kasutusjuhend
18.0	Kiibi ID Inteli FPGA IP-tuumade kasutusjuhend

Dokumenteerige kiibi ID Intel FPGA IP-tuumade kasutusjuhend versioonide ajalugu

Dokumendi versioon	Intel Quartus® Peamine versioon	Muudatused
2022.09.26	20.3	Eemaldatud Projektijuhtimise parimad tavad link. Uuendatud Funktsionaalne kirjeldus Kiibi ID Intel Stratix 10 FPGA IP Core. Uuendatud Funktsionaalne kirjeldus kiibi ID Intel FPGA IP tuumades.
2020.10.05	20.3	Tabelis on värskendatud clkini ja lähtestamisportaalide kirjeldust: Kiibi ID Intel FPGA IP Core Ports Kirjeldus et lisada Intel MAX 10 üksikasjad. Uuendati Kiibi ID Intel FPGA IP Core lähtestamine jaotisest Intel MAX 10 seadme tugi.
2019.05.17	19.1	Uuendati Kiibi ID lähtestamine Intel Stratix 10 FPGA IP Core teemasse, et lisada teine ​​märkus IP põhikäivitamise juhiste kohta.
2019.02.19	18.1	Lisatud tugi Intel MAX 10 seadmetele IP-tuumad ja toetatud seadmed laud.
2018.12.24	18.1	Lisatud on Kiibi ID Inteli FPGA IP-tuumade kasutusjuhend Arhiivid osa.  Struktureeriti dokument ümber, et pakkuda vastavate toetatud seadmete kohta rohkem üksikasju.
2018.06.08	18.0	Värskendati Readid-pordi kirjeldust. Värskendati lähtestuspordi kirjeldust.
2018.05.07	18.0	Lisatud Readid-port kiibi ID Intel Stratix 10 FPGA IP IP-tuuma jaoks.

 

Kuupäev	Versioon	Muudatused
detsember 2017	2017.12.11	Uuendatud dokumendi pealkiri alates Altera Unique Chip ID IP Core kasutusjuhend. Lisatud Seadme tugi osa.  Kombineeritud ja lisatud info alates Altera Arria 10 Unique Chip ID IP Core kasutusjuhend ja Stratix 10 Unique Chip ID IP Core kasutusjuhend. Brändi ümber Inteliks. Uuendatud Funktsionaalne kirjeldus. Lisatud Intel Cyclone 10 GX seadme tugi.
mai 2016	2016.05.02	Eemaldatud standardne IP-tuumateave ja lisatud link Quartus Prime'i käsiraamatusse. Värskendatud märkus Arria 10 seadme toe kohta.
september 2014	2014.09.02	• Värskendatud dokumendi pealkiri, et kajastada "Altera Unique Chip ID" IP-tuuma uut nime.

Kuupäev	Versioon	Muudatused
august 2014	2014.08.18	Värskendatud parameetrite muutmise etapid pärandparameetrite redaktori jaoks. Lisatud on märkus, et see IP-tuum ei toeta Arria 10 kujundusi.
juuni 2014	2014.06.30	MegaWizard Plug-In Manageri teave asendati IP-kataloogiga. Lisatud standardteave IP-tuumade uuendamise kohta. Lisatud standardne paigaldus- ja litsentsiteave. Eemaldatud aegunud seadme tugitaseme teave. IP-tuumaseadmete tugi on nüüd saadaval IP-kataloogis ja parameetrite redaktoris.
september 2013	2013.09.20	Uuendatud, et sõna "FPGA-seadme kiibi ID hankimine" ümber sõnastada "FPGA-seadme unikaalse kiibi ID hankimine"
mai, 2013	1.0	Esialgne vabastamine.

Saada tagasisidet

Dokumendid / Ressursid

Inteli kiibi ID FPGA IP tuumad [pdfKasutusjuhend Kiibi ID FPGA IP-südamikud, kiibi ID, FPGA IP-südamikud, IP-südamikud

Viited

• Kasutusjuhend