Intel AN 837 disainijuhised HDMI FPGA IP jaoks

HDMI Intel® FPGA IP disainijuhised

Disainijuhised aitavad teil FPGA-seadmeid kasutades rakendada kõrglahutusega multimeediumiliidese (HDMI) Inteli FPGA IP-sid. Need juhised hõlbustavad HDMI Intel® FPGA IP-videoliideste plaadikujundust.

Seotud teave

• HDMI Intel FPGA IP kasutusjuhend
• AN 745: Inteli FPGA DisplayPort liidese disainijuhised

HDMI Intel FPGA IP disaini juhised

HDMI Intel FPGA liidesel on Transition Minimized Differential Signaling (TMDS) andmed ja kellakanalid. Liidesel on ka Video Electronics Standards Association (VESA) Display Data Channel (DDC). TMDS-kanalid edastavad video-, heli- ja lisaandmeid. DDC põhineb I2C protokollil. HDMI Intel FPGA IP-tuum kasutab DDC-d laiendatud kuva identifitseerimisandmete (EDID) lugemiseks ning konfiguratsiooni- ja olekuteabe vahetamiseks HDMI-allika ja valamu vahel.

HDMI Intel FPGA IP-plaadi disaini näpunäited

HDMI Intel FPGA IP-süsteemi kujundamisel võtke arvesse järgmisi plaadi kujundamise näpunäiteid.

• Kasutage mitte rohkem kui kahte läbiviigu jälje kohta ja vältige läbiviigusid
• Sobitage diferentsiaalpaari impedants pistiku ja kaablikoostu takistusega (100 oomi ±10%)
• Minimeerige paaridevaheline ja paarisisene viltu, et täita TMDS signaali kallutamise nõuet
• Vältige diferentsiaalpaari suunamist üle alumise tasapinna tühimiku
• Kasutage standardseid kiire PCB projekteerimise tavasid
• Kasutage nii TX- kui ka RX-i elektrinõuetele vastavuse tagamiseks tasemevahetajaid
• Kasutage tugevaid kaableid, näiteks Cat2 kaablit HDMI 2.0 jaoks

Skemaatilised diagrammid

Kaasasolevatel linkidel olevad Biteci skemaatilised diagrammid illustreerivad Inteli FPGA arendusplaatide topoloogiat. HDMI 2.0 lingi topoloogia kasutamine eeldab 3.3 V elektri vastavust. Inteli FPGA seadmete 3.3 V nõuetele vastavuse tagamiseks peate kasutama taseme lülitit. Kasutage saatja ja vastuvõtja taseme nihutajana alalisvooluga ühendatud kordusjuhti või retimerit.

Välised tarnija seadmed on TMDS181 ja TDP158RSBT, mis mõlemad töötavad DCcoupled linkidel. Teiste tarbijate kaugjuhtimisseadmetega töötamisel funktsionaalsuse tagamiseks vajate CEC-liinidel korralikku ülestõmbamist. Biteci skemaatilised diagrammid on CTS-sertifikaadiga. Sertifitseerimine on siiski tootetasemepõhine. Platvormi disaineritel soovitatakse lõpptoote nõuetekohase funktsionaalsuse jaoks sertifitseerida.

Seotud teave

• HSMC HDMI tütarkaardi versiooni 8 skemaatiline diagramm
• FMC HDMI tütarkaardi versiooni 11 skemaatiline diagramm
• FMC HDMI tütarkaardi versiooni 6 skemaatiline diagramm

Hot-Plug Detect (HPD)

HPD signaal sõltub sissetulevast +5 V toitesignaalist, ntampKui allikast tulev +5 V toitesignaal tuvastatakse, võib HPD viigu kinnitada. FPGA-ga liidestamiseks peate 5V HPD signaali teisendama FPGA I/O voldikstage tase (VCCIO), kasutades voltage taseme tõlkija, näiteks TI TXB0102, millel pole integreeritud tõmbetakisteid. HDMI-allikas peab HPD signaali alla tõmbama, et see saaks usaldusväärselt eristada hõljuvat HPD signaali kõrge helitugevusega signaalisttage taseme HPD signaal. HDMI valamu +5 V toitesignaal tuleb teisendada FPGA I/O voltage tase (VCCIO). Signaali tuleb takistiga nõrgalt alla tõmmata (10K), et eristada ujuvat +5 V toitesignaali, kui seda ei juhita HDMI-allikast. HDMI-allika +5 V toitesignaali ülevoolukaitse ei ületa 0.5 A.

HDMI Intel FPGA IP Display Data Channel (DDC)

HDMI Intel FPGA IP DDC põhineb I2C signaalidel (SCL ja SDA) ja nõuab tõmbetakisteid. Inteli FPGA-ga liidestamiseks peate teisendama 5 V SCL ja SDA signaali taseme FPGA I/O volikstage tase (VCCIO), kasutades voltage taseme tõlkija, näiteks TI TXS0102, mida kasutatakse Bitec HDMI 2.0 tütarkaardil. TI TXS0102 voltagTaseme tõlkija seade integreerib sisemised tõmbetakistid, nii et pardal pole vaja tõmbetakisteid.

AN 837 dokumendi läbivaatamise ajalugu: HDMI Intel FPGA IP disainijuhised

Dokumendi versioon	Muudatused
2019.01.28	Nimetas HDMI IP-nime ümber vastavalt Inteli kaubamärgi muutmisele. Lisatud on Skemaatilised diagrammid jaotis, mis kirjeldab Inteli FPGA-plaatidega kasutatavaid Biteci skemaatilisi diagramme. Lisatud link Bitec FMC HDMI tütarkaardi versiooni 11 skemaatilisele diagrammile. Lisatud rohkem disaini näpunäiteid HDMI Intel FPGA IP-plaadi disaini näpunäited osa.

 

Kuupäev	Versioon	Muudatused
jaanuar 2018	2018.01.22	Esialgne vabastamine. Märkus. See dokument sisaldab HDMI Inteli FPGA disainijuhiseid, mis eemaldati dokumendist AN 745: DisplayPorti ja HDMI liideste disainijuhised ja nimetati ümber AN 745: Inteli FPGA DisplayPorti liidese disainijuhised.

Intel Corporation. Kõik õigused kaitstud. Intel, Inteli logo ja muud Inteli kaubamärgid on Intel Corporationi või selle tütarettevõtete kaubamärgid. Intel garanteerib oma FPGA- ja pooljuhttoodete jõudluse praeguste spetsifikatsioonide kohaselt vastavalt Inteli standardgarantiile, kuid jätab endale õiguse teha mis tahes tooteid ja teenuseid igal ajal ette teatamata. Intel ei võta endale mingit vastutust ega kohustusi, mis tulenevad siin kirjeldatud teabe, toote või teenuse rakendusest või kasutamisest, välja arvatud juhul, kui Intel on sellega sõnaselgelt kirjalikult nõustunud. Inteli klientidel soovitatakse hankida seadme spetsifikatsioonide uusim versioon enne avaldatud teabele tuginemist ja enne toodete või teenuste tellimuste esitamist.

Teisi nimesid ja kaubamärke võidakse pidada teiste omandiks.

ID: 683677
Versioon: 2019-01-28

Dokumendid / Ressursid

Intel AN 837 disainijuhised HDMI FPGA IP jaoks [pdfKasutusjuhend AN 837 disainijuhised HDMI FPGA IP jaoks, AN 837, HDMI FPGA IP disainijuhised, HDMI FPGA IP juhised, HDMI FPGA IP

Viited

• Kasutusjuhend