MIKROKIIP RTG4 kiirguskindel põlvkond 4
SISSEJUHATUS
See rakendusmärkus kirjeldab erinevaid Vectroni kellaallikaid ja liideselülitusi, mida saab kasutada RTG4 kiirgustaluva FPGA SerDes-plokkide referentskella (REFCLK) sisendite juhtimiseks.
Microchip RTG4 (kiirgust taluv põlvkond 4) FPGA (väljaprogrammeeritav väravamaatriks) saab vastu võtta kellasignaale kahte tüüpi kella sisendites:
- Kellsignaalid RTG4 üldotstarbelistesse ja spetsiaalsetesse kella sisendtihvtidesse, et neid saaks kasutada digitaalse kanga loogika kellana.
- Kella signaalid SerDes-plokkide referentskella sisendtihvtidesse, mis sisestavad referentskella, mida kasutavad kiibil olevad spetsiaalsed kiired SerDes-plokkid.
Kahest kella sisendi tüübist uuritakse käesolevas rakendusmärkuses RTG4 REFCLK sisendeid. FPGA disainer saab RTG4 REFCLK sisendeid programmeerida ühele erinevat tüüpi vastuvõtjatele (diferentsiaal- või ühepoolne signaal) ning igal neist on loogikataseme nõuded, mis vajavad standardse kella draiveriga korrektseks toimimiseks otseliidese või teisendusliidese vooluahela ühendusi (vt tabel 4). Teavet RTG4 digitaalsele struktuurile (tüüp '1' eespool) kella sisendi andmise kohta siin ei esitata, kuid seda saab ühendada standardse draiveri kellaga samamoodi nagu kella sisendi andmist RTG4 REFCLK vastuvõtjatele.
Lisaks nende seadmete loetlemisele ja arutamisele võtab see rakenduse märkus kokku ka RTG4 REFCLK sisendite spetsifikatsiooni loogikatasemed, mis on vajalikud tabelis 4 esitatud kellaallika draiverite väljundloogikatasemetega. Rakenduse märkus näitab ka seadistusi ja mõõtmisi mõnede tüüpiliste RTG4 DevKitis testitud lainekujudega, et tagada kindlustunne lahenduste riistvaralises toimimises.
RTG4 FPGA REFLK-SISENDITE JUHTIMISE KELLAD
See rakendusmärkus kirjeldab üksikasjalikult mitme ostsillaatori seeria kasutamist, vajalikku vooluringi ja vastavaid RTG4 REFCLK sätteid. Tabel 1 annab klientidele kiire ülevaate tellitavate ostsillaatorite osade numbritest tavalistel sagedustel. Loetletud ostsillaatorid on 2.5 V või 3.3 V ühe otsaga CMOS-ostsillaatorid või 3.3 V komplementaarse LVDS-väljundiga ostsillaatorid, mille minimaalne ioniseeriv doos (TID) on 100 krad ja mida saab otse RTG4-ga ühendada LVCMOS25, LVCMOS33 või LVDS25_ODT sätete abil. Loetletud on madalaima hinnaga valikud, mis vastavad täielikult RTG4 varjestustasemete nõuetele. Teave pärast tabelit 1 on esitatud juhul, kui on vaja muid konfiguratsioone, kiirgustasemeid (kuni 300 krad) või ostsillaatori korpusi. Teave pärast tabelit 1 on esitatud ka vastavuse eesmärgil.
TABEL 1: SOOVITATAVAD VECTRONI KÕRGE USALDUSVÄÄRSUSEGA OSTSILLAATORI MUDELID KOLMEL PÕHILISEL REFERENTSKELLSAGEDUSEL.
| FPGA sõelumise tase | Peamine kellasagedus | Väljundi loogika | Ostsillaatori mudelinumber | Vectroni suure töökindlusega ostsillaatori standardviide |
| Hispaania, MS, prototüüp | 100 MHz | CMOS | 1157D100M0000BX | OS-68338 |
| B | 1157B100M0000BE | |||
| EV, V | 1157R100M0000BS | |||
| Hispaania, MS, prototüüp | 100 MHz | LVDS | 1203D100M0000BX | DOC203679 |
| B | 1203B100M0000BE | |||
| EV, V | 1203R100M0000BS | |||
| Hispaania, MS, prototüüp | 125 MHz | CMOS | 1403D125M0000BX | DOC204900 |
| 1403D125M0000CX | ||||
| B | 125 MHz | CMOS | 1403B125M0000BE | DOC204900 |
| 1403B125M0000CE | ||||
| EV | 125 MHz | CMOS | 1403R125M0000BS | DOC204900 |
| 1403R125M0000CS | ||||
| Hispaania, MS, prototüüp | 125 MHz | LVDS | 1203D125M0000BX | DOC203679 |
| B | 1203B125M0000BE | |||
| EV, V | 1203R125M0000BS | |||
| Hispaania, MS, prototüüp | 156.25 MHz | LVDS | 1203D156M2500BX | DOC203679 |
| B | 1203B156M2500BE | |||
| EV, V | 1203R156M2500BS |
Kui programm vajab alternatiivset sagedust, loogilist väljundit, toitepingettage, TID-taseme või ostsillaatori korpuse korral on REFCLK-na soovitatav kasutada kõiki järgmisi Vectroni kõrge töökindlusega ostsillaatori standardeid.
- LVDS (vt seadistusjoonis 2 ja joonis 4):
- LVPECL (vt seadistusjooniseid 7, 9 ja 11):
- DOC203810, Ostsillaatori spetsifikatsioon, Hübriidkell Hi-Rel standardi jaoks, LVPECL väljund
- CMOS (vt joonis 13):
- OS-68338, Ostsillaatori spetsifikatsioon, hübriidkell, kõrge suhtega standard, CMOS-väljund (3.3 V toide, 100 kraad)
- DOC206379, Ostsillaatori spetsifikatsioon, hübriidkell kõrge relatsiooniga standardile, 300 kradi tolerantsiga CMOS (3.3 V toide, 300 kradi)
- DOC204900, Ostsillaatori spetsifikatsioon, hübriidkell Hi-Rel standardile, kõrgsageduslik CMOS (2.5 V/3.3 V toide, 100 krad)
RTG4 FPGA peegeldus-sisendid
FPGA disainer saab RTG4 REFCLK sisendeid konfigureerida vastavalt mis tahes allpool loetletud IO-standardile (viide: UG0567 kasutusjuhendi tabel 5, RTG4 FPGA kiired jadaliidesed).
TABEL 2: SISENDI KONFIGURATSIOONI VALIKUD
| SERDES_VDDI varustus | 3.3V | 2.5V | 1.8V |
| Toetatud standardid | LVTTL/LVCMOS33 | LVCMOS25 | LVCMOS18 |
| LVDS33 | LVDS25 (Märkus 1) | SSTL18-klass 1 | |
| LVPECL | RSDS | SSTL18-klass 2 | |
| RSDS | Mini-LVDS | HSLT18-1. klass | |
| Mini-LVDS | SSTL25-klass 1 | — | |
| — | SSTL25-klass 2 | — |
Märkus
- LVDS33 ja LVDS25 puhul peaksid projekteerijad optimaalse jitteri jõudluse saavutamiseks õige lõpetamise ja ühisrežiimi soovituste saamiseks tutvuma RGT4 sisend-/väljundkasutusjuhendi ja DS0131 RTG4 FPGA andmelehega.
- HCSL sisendeid toetatakse otse Libero LVDS I/O STD sisenditega. Libero puhul pole spetsiaalset HCSL I/O STD-d saadaval ja HCSL-i nõudvaid disaine toetatakse LVDS25 I/O standardi abil.
I/O standardi programmeerimine määrab ka vastava REFCLK sisendite tüübi. Järgmised populaarsed REFCLK sisendid on esitatud selles rakendusmärkuses koos soovitustega:
- LVDS25_ODT: ODT parandab signaalimiskeskkonda, vähendades kiibivälise lõpetamisega kaasnevaid elektrilisi katkestusi; seega võimaldab see usaldusväärset tööd suuremate signaalimiskiiruste korral (Microchip_RTG4_FPGA_IO_user_Guide_UG0741_V4). See tagab ka ühisrežiimi müra summutamise ülekandeliinidel kuni vastuvõtjani sisseehitatud ODT abil, et vähendada müraemissiooni ja mürahäireid. LVDS25_ODT juhtimiseks saab kasutada LVDS- või LVPECL-kella (vajalik on liideseahel).
- LVDS25: Parima lainekuju ja värina jõudluse saavutamiseks on soovitatav kasutada LVDS25_ODT-d. LVDS25 kasutamisel on vaja välist diferentsiaalterminatsiooni. Standardse LVDS-draiveriga kasutamisel võib VID minimaalse nõude varu parandamiseks rakendada välist diferentsiaalterminatsioonitakistit 200 Ω (tüüpiline).
Parema lainekuju ja värina jõudluse saavutamiseks tuleb 200Ω koormus paigutada võimalikult lähedale RTG4 vastuvõtja sisendtihvtidele. - LVDS33: Seda ei soovitata kasutada minimaalse VID-nõude tõttu, mis on 0.50 V, mis on kõrgem kui standardse LVDS-i väljundi diferentsiaalpinge.tage on 0.34 V ja on ka kõrgem kui minimaalne LVPECL väljunddiferentsiaalvolttage on 0.470 V vastavalt tabelile 4.
- LVPECL33: Seda ei soovitata kasutada VICM-i maksimaalse 1.8 V nõude tõttu, mis on madalam kui standardse LVPECL-väljundi ühisrežiimi pinge.tage 2.0 V ja VID nõude tõttu vähemalt 0.600 V, mis on kõrgem kui LVPECL minimaalne väljunddiferentsiaalvolttage on 0.470 V vastavalt tabelile 4.
- LVCMOS33/LVCMOS25: Seda on soovitatav kasutada. Need on ühe otsaga REFCLK sisendid, mis ei vaja liidese teisendusahelat lihtsate otseühenduste jaoks, et vähendada komponentide arvu. LVCMOS3.3 juhtimiseks saab kasutada OS-68338 33 V taktsagedust kuni 100 MHz. LVCMOS3.3 juhtimiseks saab kasutada 300 krad DOC206379 33 V taktsagedust kuni 80 MHz. Kiirema kiiruse saavutamiseks saab DOC204900 kõrgsageduslikku 2.5 V/3.3 V CMOS taktsagedust kuni 125 MHz kasutada LVCMOS25 (kasutatakse 2.5 V taktsagedusega) või LVCMOS33 (kasutatakse 3.3 V taktsagedusega) juhtimiseks. Kõrgsagedusliku CMOS DOC204900 maksimaalne töösagedus on 160 MHz, kuid rakendus on piiratud 125 MHz-ga RTG4 vastuvõtja suure sisendmahtuvuse (max 20 pF) tõttu. See rakenduse piirang põhineb ostsillaatori kellade väljundvoolu võimekusel ja mahtuvuslikul koormusel (antud juhul 20 pF), kasutades võimsuse hajumise valemit.
Mahtuvusliku koormuse energiatarve arvutatakse järgmise võrrandi abil.
VÕRDN 1:
Kus:
C = koormusmahtuvus.
f = signaali sagedus.
IC = dünaamiline tarbimisvool.
P=C × V CC₂ × f=V CC × IC
IC = C x V CC xf
NäiteksampNäiteks 125 MHz ja 3.0 V toitepinge juures arvutatakse tarbimisvool järgmiselt: 20 pF x 3.0 V x 125 MHz = 7.5 mA, mis on eeldatavasti madalam kui soovitatav neeldumis-/allikavool 12 mA (viide: TI 54AC00-SP, väljundpuhver, mida kasutatakse DOC204900 ostsillaatoris).
RTG4 REFLEKTORI SISENDHELITUGEVUSTAGE SPETSIFIKATSIOONID JA DRAIVERI VÄLJUNDVÕIMSUSE ANDMED
Sisend voltagRTG4 REFCLK sisendite nõuded on loetletud tabelis 3, et anda tabelis 4 esitatud draiveri väljundandmete spetsifikatsioonipiirangud.
TABEL 3: RTG4 SERDES REFLEK SISENDI HELITUGEVUSTAGE SPETSIFIKATSIOONID (Märkus 1)
| REFCLK Sisend | Supply Voltage (VDDI) |
VID (Märkus 2) |
VICM (Märkus 2) |
||||
| Min. | Tüüp. | Max | Min. | Tüüp. | Max | ||
| LVDS25_ODT | 2.5 V ±5% | 0.20V | 0.35V | 2.40V | 0.05V | 1.25V | 1.50V |
| LVDS25 | 2.5 V ±5% | 0.20V | 0.35V | 2.40V | 0.05V | 1.25V | 2.20V |
| LVDS33 (Märkus 3) | 3.3 V ±5% | 0.50V | — | 2.40V | 0.60V | 1.25V | 1.80V |
| LVPECL33 (Märkus 3) | 3.3 V ±5% | 0.60V | — | 2.40V | 0.60V | — | 1.80V |
|
— |
VIL |
VIH |
|||||
| LVCMOS25 | 2.5 V ±5% | - 0.30V | — | 0.70V | 1.7V | — | 2.625V |
| LVCMOS33 | 3.3 V ±5% | - 0.30V | — | 0.80V | 2.0V | — | 3.450V |
Märkus
- Lisateavet SerDes REFCLK sisendvolu kohta leiate Microchip RTG4_FPGA andmelehelt.tagSpetsifikatsioonid.
- Joonis 1 kujutab diferentsiaalsisendite VID-d ja VICM-i. Pange tähele, et VID on pool VDiff-ist ja on samaväärne ühe otsaga signaaliga, mis on suunatud ühest sisendist maandusele.
- Ärge kasutage LVDS33 ja LVPECL33, nagu on selgitatud jaotises RTG4 FPGA REFCLK INPUTS LVDS33 ja LVPECL33 jaoks. Selle järelduse toetamiseks kasutatakse neid spetsifikatsiooni piiranguid võrreldes tabelis 4 esitatud väljundandmete vahemikega.
JOONIS 1: VID ja VICM diferentsiaalsignaali sisendite jaoks.
Samuti peavad VICM ja VID vastama allolevate valemite tingimustele:
VÕRDN 2:
VICM + (V ID/2) < VDDI + 0.4 V
ja
VICM- (VID/2)>–0.3 V
TABEL 4: KELLA DRAIVERI LIIDESE KONFIGURATSIOON JA VÄLJUNDNÄIDUD (Märkus 1)
| Seadistusjoonis | Liidese seadistamine | VID (Märkus 2) | VICM (Märkus 2) | ||||
| Min. | Tüüp. | Max | Min. | Tüüp. | Max | ||
| Joonis 2 (Märkus 3) | LVDS-i ja LVDS25_ODT otseliides | 0.250V | 0.340V | 0.450V | 1.125V | 1.250V | 1.450V |
| Joonis 4 (Märkus 4) | LVDS kuni LVDS25 200Ω lõpetamine | 0.520V | 0.610V | 0.720V | 1.125V | 1.350V | 1.500V |
| Joonis 7 (Märkus 5) | LVPECL kuni LVDS25_ODT VICM 3.3 V-Bias | 0.470V | 0.800V | 0.950V | Märkus 5 | 1.240V | Märkus 5 |
| Joonis 9 (Märkus 6) | LVPECL kuni LVDS25_ODT VICM iseeelpinge | 0.470V | 0.800V | 0.950V | 1.030V | 1.233V | 1.437V |
| Joonis 11 (Märkus 7) | LVPECL kuni LVDS25_ODT VICM iseeelpinge2 | 0.289V | 0.493V | 0.586V | 1.030V | 1.233V | 1.437V |
|
— |
VIL |
VIH |
|||||
| Joonis 13 (Märkus 8) | CMOS LVCMOS33-ks | 0.297V | 0.330V | 0.363V | 2.673V | 2.970V | 3.267V |
| (Märkus 8) | CMOS LVCMOS25-ks | 0.237V | 0.250V | 0.263V | 2.138V | 2.250V | 2.363V |
Märkus
- Väljundandmed salvestatakse VID ja VICM kujul, et need oleksid kooskõlas RTG4 REFCLK sisendite helitugevusega.tage viited. Kellaallika kasutamise ja liidesahelate kohta leiate lisateavet seadistusjoonistelt ja saadud lainekujudelt. Lisateavet leiate ka jaotisest „Jitteri mõõtmised”.
- VID ja VICM on seotud maandusega. VID on ühesuunaline signaal, mida mõõdetakse RTG4 vastuvõtja sisendis vastavalt RTG4 REFCLK sisendite spetsifikatsioonile VID (vt tabeli 3 märkus 2). Kõik loogikatasemed vastavad ka RTG4 REFCLK sisendite jaoks vajalike valemite tingimustele: VICM + (VID/2) < VDDI + 0.4V ja VICM – (VID/2) > –0.3V.
- Seadistuse joonis 2: VID ja VICM piirid on määratletud väljundmahu järgi.tage-tasemed Vectroni tabelist 2
DOC203679 standardse LVDS-i jaoks. - Seadistuse joonis 4: VID ja VICM tüüpilised väärtused määratakse mõõtmiste abil.
- Seadistuse joonis 7: VID-vahemik määratakse väljundmahu abiltage tasemed Vectron DOC203810 tabelist 2, „Väljundmahttage: VOH = VCC – 1.085 kuni VCC – 0.880, VOL = VCC – 1.830 kuni VCC – 1.555”.
The biasing network resistors (R3 to R6) and its supply voltagSelle skeemi VICM-vahemiku määrame kindlaks e. - Seadistuse joonis 9: VID-vahemik määratakse väljundmahu abiltage tasemed Vectron DOC203810 tabelist 2, „Väljundmahttage: VOH = VCC – 1.085 kuni VCC – 0.880, VOL = VCC – 1.830 kuni VCC – 1.555”.
LVPECL väljundi ühisrežiimi helitugevustage arvutatakse kui VCC – 1.3 V. VCC väärtusega 3.3 V ±10% jääb VICM selle liideseskeemi puhul takisti nimiväärtuste juures vahemikku 1.030 V kuni 1.437 V. - Seadistuse joonis 11: VID-vahemik määratakse väljundmahu abiltage-tasemed Vectroni tabelist 2
DOC203810, „Väljundmahttage: VOH = VCC – 1.085 kuni VCC – 0.880, VOL = VCC – 1.830 kuni VCC – 1.555” ja läbi mahutagjagaja, 51Ω ja 82Ω takistivõrk. LVPECL väljundi ühisrežiimi voltage arvutatakse kui VCC – 1.3 V. VCC väärtusega 3.3 V ±10% jääb VICM selle liideseskeemi puhul takisti nimiväärtuste juures vahemikku 1.030 V kuni 1.437 V. - Seadistuse joonis 13: VIL-i ja VIH-i vahemiku määravad standardsed CMOS-loogika tasemed järgmiselt: VIL = VCC x 0.1 ja VIH = VCC x 0.9, kus VCC on toitepinge.tage 3.3 V ±10% või 2.5 V ±5%.
RTG4 SÕELUMISTASEMETE VÕRRELDUS OSTSILLATORI SÕELUMISTE JA SUGUPUUDEGA
MIL-PRF-38535 (kiirguskindla elektroonika jaoks) ja MIL-PRF55310 (kristallostsillaatorite jaoks) loetletud nõuete erinevuste tõttu ei ole sõelumistasemete ja komponentide päritolu osas täpseid vasteid saadaval. Tabel 5 võtab kokku RTG4 sõelumistasemed ning Vectroni ostsillaatorite soovitatavad vastavad sõelumis- ja päritolutasemed. Klientidel soovitatakse uuesti läbi vaadataview missioonikriitiliste rakenduste kohaldatavad spetsifikatsioonid täieliku vastavuse tagamiseks.
TABEL 5: RTG4 SÕELUMISTASEMED VS. OSTSILLAATORI SÕELUMINE JA SUGUPUU
| RTG4 Sõelumine Tase | Ostsillaatori sõelumine | Ostsillaatori komponendi sugupuu | Kirjeldus |
| Hispaania, MS, prototüüp | X | D | Insenerimudeli riistvara, mis kasutab kõrge töökindlusega disaini, mis on valmistatud kaubandusliku kvaliteediga komponentidest ja mittehõõrduvast kvartsist. |
| B | E | B | Sõjaväeklassi riistvara, mis on valmistatud kõrge töökindlusega disainist koos sõjaväeklassi komponentide ja kvartsist. |
| EV, V | S | R | Kosmoseklassi riistvara 100-kradise matriitsiga, kosmoseklassi komponentide ja pühitud kvartsist. |
ÜLDISED SOOVITUSED JA KOKKUVÕTE
- Kui diferentsiaaljuhtimiseks kasutatakse välist takistit, näiteks 200Ω takistit, tuleb see paigutada diferentsiaalvastuvõtja sisendtihvtidele võimalikult lähedale. Vastasel juhul halvenevad lainekuju ja värin oluliselt.
- Parima lainekuju ja värina jõudluse saavutamiseks tuleb RTG4 diferentsiaalvastuvõtja sisendites lõpetada kas välise takistiga (100Ω või 200Ω) või ODT-ga (RTG4 On-Die Termination) kõigi kella draiveri tüüpide puhul.
- Kellostsillaatori draiver tuleks paigutada võimalikult lähedale RTG4 vastuvõtja sisendtihvtidele, et vähendada häireid ja minimeerida peegeldust ülekandeliinil võimaliku impedantsi mittevastavuse tõttu.
- Soovitatav on kasutada tabelis 4 loetletud draivereid ja liideseahelaid. Ärge kasutage RTG4 REFCLK sisendeid LVDS33 ja LVPECL33.
TABEL 6: RTG4 REFLEKSISISENDID JA KELLJÄRJENDI MAATRIKS
| Signaali tüüp | RTG4 |
Vectroni kella draiver |
|||||
| REFCLK sisend | Kella tüüp | Spetsifikatsioonijoonis | Kiirgustaluvus | Supply Voltage | Max Sagedus | Lõpplülitus | |
| Diferentsiaal | LVDS25_ODT | LVDS | DOC203679 | 100 kradi | 3.3V | 200 MHz | Otsene liides Joonis 2 |
| DOC206903 | 300 kradi | 3.3V | 200 MHz | ||||
| LVDS25_ODT | LVPECL | DOC203810 | 50 kradi (ELDRS) | 3.3V | 700 MHz | Joonis 7, Joonis 9, Joonis 11 | |
| LVDS25 | LVDS | DOC203679 | 100 kradi | 3.3V | 200 MHz | 200Ω, Joonis 4 | |
| DOC206903 | 300 kradi | 3.3V | 200 MHz | ||||
| LVDS33 |
Mitte kasutada |
||||||
| LVPECL33 |
Mitte kasutada |
||||||
| Ühekordne | LVCMOS33 | CMOS | OS-68338 | 100 kradi | 3.3V | 100 MHz | Otsene liides Joonis 13 |
| DOC204900 | 100 kradi | 3.3V | 125 MHz | ||||
| DOC206379 | 300 kradi | 3.3V | 80 MHz | ||||
| LVCMOS25 | CMOS | DOC204900 | 100 kradi | 2.5V | 125 MHz | Otsene liides Joonis 13 | |
Diferentsiaalsignaali rakenduste puhul on RTG4 jaoks ainus valik seadistada LVDS25_ODT (kasutatakse LVDS-i või LVPECL-i kelladraiveriga) või LVDS25 (kasutatakse LVDS-i kelladraiveri ja välise 200Ω lõpptakistusega). CMOS-i ühe otsaga signaalilahendus pakub parimat summaarse jitteri ja deterministliku jitteri jõudlust (vt jitteri mõõtmiste tabel 7, tabel 8 ja tabel 9), lihtsat otseliidest ja valikuid kas 2.5 V või 3.3 V toite kasutamiseks, kuid kiirus on kolme Vectroni CMOS-kella puhul piiratud 100 MHz-ga (OS-68338), 80 MHz-ga (DOC206379) ja 125 MHz-ga (DOC204900).
Vooluringi liides ja andmed
JOONIS 2: LVDS RTG4-le LVDS25_ODT, otseliides.
JOONIS 3: Mõõdetud lainekujud, LVDS LVDS25_ODT-ks, otseliides (lainekujud mõõdetakse RTG4 DevKitis).
Märkus
- Mõõtmisteks kasutati LeCroy aktiivsondit ZS1500 sagedusel 1.5 GHz. VID1 ja VID2 mõõdeti toatemperatuuril maapinna suhtes.
- Seadistusdiagramm on toodud joonisel 2. Ostsillaatori kella draiver (kasutati 1204R156M25000BF) paigaldati RTG4 DevKitile REFCLK 125 MHz asemele (keelatud ja isoleeritud) ning kogu plaati testiti temperatuuril –40 °C kuni +85 °C, kasutades Microchip EPCS Demo GUI tarkvara veavaba ülekandeahela kontrollimiseks.
JOONIS 4: LVDS RTG4-le LVDS25 väline 200Ω lõpp-punkt.
JOONIS 5: LVDS 200Ω lõpetamise seadistusskeem.
Märkus
- Seda katseseadistust kasutati siin esitatud diagrammi joonisel 4 kujutatud lainekujude mõõtmiseks RTG4 DevKiti abil mõõdetud lainekujude asemel. Joonisel 4 kujutatud seadistuse abil DevKiti abil mõõdetud lainekujud ei olnud nii esinduslikud, kuna RTG4 LVDS25-ga kasutatavat 200Ω koormustakistit ei saanud paigutada vastuvõtja sisenditele nii lähedale, kui on soovitatav heade lainekujude saamiseks.
- Paremate lainekujude mõõtmiseks paigutati koormus ostsilloskoobi sisendisse. Selle seadistusega mõõdeti ainult poolt signaalist. Ostsilloskoobi maanduse kaudu ühendatud 50Ω jadatakistid moodustavad LVDS-ostsillaatori kahe väljundi vahele 200Ω koormuse. Kasutatud kellaallikas oli 1204R156M25000BF.
JOONIS 6: Mõõdetud lainekujud, LVDS kuni LVDS25, väline 200Ω lõpetamine (lainekujud mõõdetud lauaseadme ja 50Ω koaksiaalkaablitega).
Märkus
- Tegelik signaal on kaks korda suurem kui mõõdetud väärtus, nagu on selgitatud joonisel 5. Lainekuju mõõdeti toatemperatuuril.
JOONIS 7: LVPECL kuni LVDS25_ODT, VICM 3.3V-Bias.
Märkus
- Kasutage R4 ja R6 jaoks 1 kΩ, kui toitepinge ontage of 2.5V is used for the biasing network.
- 0.1 µF kondensaatorid C1 ja C2 mitte ainult ei toimi alalisvooluplokina, vaid pakuvad ka täielikku LVPECL diferentsiaalsignaali kõikumist, et juhtida vastuvõtjat vähese sumbumisega. Vahelduvvoolu sidestuskondensaatoritel peaks olema madal ESR ja madal induktiivsus sihttaktsagedusel.
JOONIS 8: Mõõdetud lainekujud, LVPECL kuni LVDS25_ODT, VICM 3.3V eelpingega (lainekujud mõõdetud RTG4 DevKitis).
Märkus
- Mõõtmisteks kasutati LeCroy aktiivsondit ZS1500 sagedusel 1.5 GHz. VID1 ja VID2 mõõdeti toatemperatuuril maapinna suhtes.
- Seadistusdiagramm on joonisel 7. Ostsillaatori kella draiver (kasutati 1304R156M25000BF) paigaldati testimiseks RTG4 DevKitile REFCLK 125 MHz (keelatud ja isoleeritud) asemele.
JOONIS 9: LVPECL kuni LVDS25_ODT, V ICM Enesehinnang.
Märkus
- See VICM-i isepingestatud lõpetamine on alternatiiv joonisel 7 kujutatule. See skeem ei vaja välist toitepinget.tage for the biasing and saves two resistors over that of Figure 7.
- 0.1 µF kondensaatorid C1 ja C2 tagavad täieliku LVPECL diferentsiaalsignaali kõikumise, et juhtida vastuvõtjat vähese sumbumisega. Vahelduvvoolu sidestuskondensaatoritel peaks olema madal ESR ja madal induktiivsus sihttaktsagedusel.
JOONIS 10: Mõõdetud lainekujud, LVPECL kuni LVDS25_ODT, VICM-i enesenihe (lainekujud mõõdetud RTG4 DevKitis).
Märkus
- Mõõtmisteks kasutati LeCroy aktiivsondit ZS1500 sagedusel 1.5 GHz. VID1 ja VID2 mõõdeti toatemperatuuril maapinna suhtes.
- Seadistusdiagramm on joonisel 9. Ostsillaatori kella draiver (kasutati 1304R156M25000BF) paigaldati testimiseks RTG4 DevKitile REFCLK 125 MHz (keelatud ja isoleeritud) asemele.
JOONIS 11: LVPECL LVDS_ODT-ks, VICM Self-Bias2.
Märkus
- See VICM-i isepingestatud lõpetamine sarnaneb joonisel 9 kujutatud seadistusega ilma ühenduskondensaatoriteta C1 ja C2. Draiveri väljundsignaal jagatakse takistivõrgu abil väiksemaks, kuid see on siiski piisavalt suur, et juhtida RTG4 LVDS25_ODT-d. Kellaallikana saab kasutada rad-hard ostsillaatorit 1304R156M25000BF.
JOONIS 12: Simuleeritud lainekujud, LVPECL kuni LVDS25_ODT, VICM Self-Bias2 (kasutati Keysight ADS 2017 tarkvara).
JOONIS 13: CMOS RTG4 LVCMOS33-ks.
Märkus
- RTG4 LVCMOS3.3 juhtimiseks kasutati seadistuses Vectron OS-68338 1103R100M00000BF 33 V CMOS-kella ning mõõdeti lainekuju Q juures, mis on esitatud joonisel 14.
JOONIS 14: Mõõdetud lainekujud, CMOS CLOCK (OS-68338 100 MHz) LVCMOS33-ks.
Märkus
- Mõõtmiseks kasutati LeCroy aktiivsondit ZS1500 1.5 GHz. Lainekuju mõõdeti kella draiveri väljundis toatemperatuuril.
- Seadistusdiagramm on joonisel 13. Ostsillaatori kella draiver (kasutati 1103R100M00000BF) paigaldati testimiseks RTG4 DevKitile REFCLK 125 MHz (keelatud ja isoleeritud) asemele.
Värisemise mõõtmine
Igas SerDesi saatjas mõjutab TXPLL-ile referentskella poolt edastatav ajabaas otseselt SerDesi jadapordi väljundandmete kvaliteeti. TXPLL-i poolt vastuvõetava referentskella värisemise ja faasi muutused kajastuvad ka selle tekitatud kiirel jadapordil. Järgmised andmed näitavad SerDesi kiirete jadapordi andmete värisemise sisu, kasutades erinevaid referentskella skeeme. Allolevad andmed näitavad käsitletud referentskella lahendustega edastatud 3.125 Gbps PRBS7 andmevoo kvaliteeti.
JOONIS 15: Jitter Data, LVDS kuni LVDS25_ODT, otseliides (seadistusjoonis 2).
JOONIS 16: Silmaskeem, LVDS kuni LVDS25_ODT, otseliides (seadistusjoonis 2).
JOONIS 17: Jitter-andmed, LVDS kuni LVDS25 200Ω väline terminatsioon (seadistusjoonis 4).
JOONIS 18: Silmaskeem, LVDS kuni LVDS25 200Ω väline terminatsioon (seadistusjoonis 4).
JOONIS 19: Jitter Data, LVPECL kuni LVDS25_ODT (seadistusjoonis 9).
JOONIS 20: Silmaskeem, LVPECL kuni LVDS25_ODT (seadistusjoonis 9).
Järgmistes tabelites on esitatud Microsemi iseloomustusmeeskonna uuring, milles võrreldi SerDes-i edastusvärinat erinevate RefClk tüüpidega.
TABEL 7: Värisemise andmed, RTG4 väljundkiirus on 3.125 GBPS kõigide peegeldusstandardite puhul.
| Seadme number | temp. | Voltage Seisukord | Parameeter | LVDS 2.5 V | LVCMOS 2.5 V | LVCMOS 3.3 V | SSTL 1.8V | SSTL 2.5V | HSTL 1.8V |
| 902 | 125°C | Min. | Koguvärin (mUI) | 318 | 309 | 306 | 481 | 371 | 445 |
| Deterministlik värin (mUI) | 257 | 266 | 265 | 438 | 328 | 403 | |||
| 25°C | Tüüp. | Koguvärin (mUI) | 343 | 289 | 287 | 355 | 406 | 358 | |
| Deterministlik värin (mUI) | 291 | 246 | 247 | 315 | 366 | 318 | |||
| –55 ° C | Max | Koguvärin (mUI) | 257 | 263 | 273 | 340 | 458 | 316 | |
| Deterministlik värin (mUI) | 221 | 222 | 232 | 304 | 414 | 275 | |||
| 905 | 125°C | Min. | Koguvärin (mUI) | 309 | 304 | 301 | 429 | 362 | 453 |
| Deterministlik värin (mUI) | 250 | 263 | 259 | 386 | 317 | 409 | |||
| 25°C | Tüüp. | Koguvärin (mUI) | 325 | 287 | 286 | 371 | 458 | 364 | |
| Deterministlik värin (mUI) | 275 | 251 | 246 | 334 | 422 | 326 | |||
| –55 ° C | Max | Koguvärin (mUI) | 336 | 265 | 277 | 307 | 423 | 320 | |
| Deterministlik värin (mUI) | 297 | 226 | 237 | 270 | 381 | 278 | |||
| 911 | 125°C | Min. | Koguvärin (mUI) | 350 | 320 | 294 | 402 | 435 | 435 |
| Deterministlik värin (mUI) | 286 | 276 | 250 | 357 | 391 | 390 | |||
| 25°C | Tüüp. | Koguvärin (mUI) | 332 | 303 | 301 | 427 | 451 | 333 | |
| Deterministlik värin (mUI) | 273 | 257 | 253 | 384 | 407 | 291 | |||
| –55 ° C | Max | Koguvärin (mUI) | 320 | 277 | 264 | 312 | 385 | 331 | |
| Deterministlik värin (mUI) | 278 | 239 | 223 | 271 | 342 | 293 |
TABEL 8: Värisemise andmed, RTG4 väljundkiirus on 2.5 GBPS kõigide peegeldusstandardite puhul.
| Seadme number | temp. | Voltage Seisukord | Parameeter | LVDS 2.5 V | LVCMOS 2.5 V | LVCMOS 3.3 V | SSTL 1.8V | SSTL 2.5V | HSTL 1.8V |
| 902 | 125°C | Min. | Koguvärin (mUI) | 202 | 164 | 168 | 188 | 188 | 224 |
| Deterministlik värin (mUI) | 164 | 135 | 129 | 157 | 159 | 216 | |||
| 25°C | Tüüp. | Koguvärin (mUI) | 200 | 143 | 146 | 181 | 214 | 241 | |
| Deterministlik värin (mUI) | 170 | 117 | 120 | 151 | 185 | 213 | |||
| –55 ° C | Max | Koguvärin (mUI) | 169 | 161 | 148 | 186 | 186 | 231 | |
| Deterministlik värin (mUI) | 136 | 135 | 122 | 159 | 159 | 168 | |||
| 905 | 125°C | Min. | Koguvärin (mUI) | 174 | 165 | 167 | 187 | 194 | 217 |
| Deterministlik värin (mUI) | 146 | 131 | 136 | 153 | 166 | 190 | |||
| 25°C | Tüüp. | Koguvärin (mUI) | 189 | 144 | 147 | 173 | 190 | 242 | |
| Deterministlik värin (mUI) | 163 | 118 | 118 | 147 | 161 | 196 | |||
| –55 ° C | Max | Koguvärin (mUI) | 157 | 152 | 146 | 190 | 187 | 229 | |
| Deterministlik värin (mUI) | 130 | 127 | 120 | 161 | 158 | 156 | |||
| 911 | 125°C | Min. | Koguvärin (mUI) | 193 | 185 | 184 | 200 | 223 | 252 |
| Deterministlik värin (mUI) | 166 | 151 | 147 | 169 | 177 | 190 | |||
| 25°C | Tüüp. | Koguvärin (mUI) | 182 | 163 | 175 | 197 | 196 | 215 | |
| Deterministlik värin (mUI) | 151 | 131 | 143 | 164 | 163 | 159 | |||
| –55 ° C | Max | Koguvärin (mUI) | 159 | 145 | 150 | 208 | 199 | 182 | |
| Deterministlik värin (mUI) | 134 | 119 | 118 | 166 | 169 | 155 |
TABEL 9: Värisemise andmed, RTG4 väljundkiirus on 1.25 GBPS kõigide peegeldusstandardite puhul.
| Seadme number | temp. | Voltage Seisukord | Parameeter | LVDS 2.5 V | LVCMOS 2.5 V | LVCMOS 3.3 V | SSTL 1.8V | SSTL 2.5V | HSTL 1.8V |
| 902 | 125°C | Min. | Koguvärin (mUI) | 92 | 106 | 99 | 134 | 95 | 114 |
| Deterministlik värin (mUI) | 73 | 85 | 80 | 114 | 66 | 91 | |||
| 25°C | Tüüp. | Koguvärin (mUI) | 100 | 99 | 99 | 88 | 99 | 108 | |
| Deterministlik värin (mUI) | 16 | 77 | 76 | 68 | 76 | 79 | |||
| –55 ° C | Max | Koguvärin (mUI) | 97 | 93 | 94 | 114 | 91 | 106 | |
| Deterministlik värin (mUI) | 78 | 73 | 72 | 90 | 65 | 84 | |||
| 905 | 125°C | Min. | Koguvärin (mUI) | 100 | 100 | 106 | 97 | 122 | 130 |
| Deterministlik värin (mUI) | 76 | 74 | 87 | 69 | 90 | 101 | |||
| 25°C | Tüüp. | Koguvärin (mUI) | 90 | 97 | 104 | 103 | 103 | 99 | |
| Deterministlik värin (mUI) | 66 | 70 | 83 | 79 | 80 | 77 | |||
| –55 ° C | Max | Koguvärin (mUI) | 98 | 87 | 91 | 115 | 98 | 100 | |
| Deterministlik värin (mUI) | 79 | 67 | 70 | 93 | 71 | 74 | |||
| 911 | 125°C | Min. | Koguvärin (mUI) | 82 | 108 | 117 | 137 | 730 | 155 |
| Deterministlik värin (mUI) | 65 | 79 | 97 | 105 | 101 | 107 | |||
| 25°C | Tüüp. | Koguvärin (mUI) | 115 | 115 | 776 | 108 | 110 | 146 | |
| Deterministlik värin (mUI) | 90 | 83 | 85 | 72 | 82 | 116 | |||
| –55 ° C | Max | Koguvärin (mUI) | 99 | 96 | 104 | 111 | 117 | 91 | |
| Deterministlik värin (mUI) | 75 | 78 | 81 | 78 | 90 | 62 |
Kasutatud riist- ja tarkvaratööriistad
RTG4 arenduskomplekti kasutati võrdluskellade testimiseks ja lainekuju mõõtmiseks. RTG4 arenduskomplekti sisseehitatud ostsillaator REFCLK CCLD-033-50-125.000 keelati, isoleeriti ja asendati Vectroni kelladraiveriga LVPECL või LVDS koos iga kellatüübi testimise liideselülitusega. Samuti töötati välja ettevõttesisesed testimisseadmed LVDS-i spetsiifilisteks testideks 200 Ω koormusega.
RTG4 arenduskomplektide programmeerimiseks, projekti kavandite laadimiseks ja SerDes REFCLK sisendvastuvõtja tüübi määramiseks vastava kellaga testimiseks kasutati Microchip Software Libero SoC V11.9. Signaali kvaliteedi kontrollimiseks, testides SerDes ploki RTG4 saatja ja vastuvõtja vahelist veavaba andmeahelat, ning RTG4 arendusplaadi kellaahela ühenduste kontrollimiseks kasutati Microchip EPCS Demo GUI-d.
Skeemide genereerimiseks ja vajadusel simulatsioonide tegemiseks kasutati Keysight ADS 2017 tarkvara; simulatsioonides kasutatud IBIS-mudelid olid Microsemi RTG4 REFCLK Receiver rt4g_msio.ibs, Michel Semiconductor ibisTop_100el16 sc07p07el0160a failis, Aero flex/Chobham ut54lvds031lvucc.ibs ja Fairchild ACT3301 cgs3311m 3_3V.ibs.
- Microchip Hi-Rel kellostsillaatori maandumisleht: Kosmoseostsillaatorid
- Microchip RTG4 kiirguskindlad FPGA-d: https://www.microsemi.com/product-directory/rad-tolerant-fpgas/
3576-rtg4#dokumendid - Mikrokiibi DS0131 andmeleht RTG4 FPGA: https://www.microsemi.com/document-portal/doc_view/135193-
ds0131-rtg4-fpga-andmeleht - Microchip RTG4 arenduskomplektid: https://www.microsemi.com/product-directory/dev-kits-solutions/3865-rtg4-kits
- Microchip DG0624 demojuhend RTG4 FPGA SerDes EPCS protokolli disain: https://www.microsemi.com/document-portal/doc_download/135196-dg0624-rtg4-fpga-serdes-epcs-protocol-design-libero-soc-v11-9-sp1-demoguide
- Microchip UG0567, RTG4 FPGA kiire jadaliideste kasutusjuhend: https://www.microsemi.com/document-portal/doc_download/134409-ug0567-rtg4-fpga-high-speed-serial-interfaces-user-guide
- Mikrokiip SY100EL16V: https://www.microchip.com/wwwproducts/en/SY100EL16V
- Front grade Technologies, UT54LVDS031LV/E neljakõlariline kõlar: https://www.frontgrade.com/sites/default/files/documents/Datasheet-UT54LVDS031LVE.pdf
- Keysight Technologies, täiustatud disainisüsteemid (ADS): https://www.keysight.com/en/pc-1297113/advanced-design-system-adscc=US&lc=eng
- TI SN54AC00-SP kiirguskindla neljakordse sisendiga NAND-värav: http://www.ti.com/lit/ds/symlink/sn54ac00-sp.pdf
MIKROKIIBIDE TEAVE
Kaubamärgid
Mikrokiibi nimi ja logo, M-logo ja muud nimed, logod ja kaubamärgid on ettevõtte Microchip Technology Incorporated või selle sidus- ja/või tütarettevõtete registreeritud ja registreerimata kaubamärgid Ameerika Ühendriikides ja/või teistes riikides (“Microchip” Kaubamärgid”). Teavet mikrokiibi kaubamärkide kohta leiate aadressilt https://www.microchip.com/en-us/about/legalinformation/microchiptrademarks.
ISBN: 979-8-3371-1916-8
Õiguslik teade
Seda väljaannet ja siin olevat teavet võib kasutada ainult Microchipi toodetega, sealhulgas Microchipi toodete kavandamiseks, testimiseks ja integreerimiseks teie rakendusega. Selle teabe kasutamine muul viisil rikub neid tingimusi. Teave seadme rakenduste kohta on esitatud ainult teie mugavuse huvides ja selle võivad asendada värskendused. Teie vastutate selle eest, et teie rakendus vastaks teie spetsifikatsioonidele. Täiendava toe saamiseks võtke ühendust kohaliku Microchipi müügiesindusega või hankige täiendavat tuge aadressil www.microchip.com/en-us/support/design-help/client-support-services.
SELLE TEABE ESITAB MIKROKIIP „NAGU ON”. MICROCHIP EI ANNA MINGI SELGITUSLIKU VÕI KAUDSE, KIRJALIKKU VÕI SUULI, KOHUSTUSLIKULT VÕI MUUL SELGITUSI EGA GARANTIID, MIS SEOTUD TEABEGA, KAASA, KUID MITTE PIIRATUD, KAUDSETE GARANTIIDEGA. SOBIVUS KONKREETSEKS EESMÄRGIKS VÕI SELLE SEISUKORDI, KVALITEEDI VÕI TOIMIVUSEGA SEOTUD GARANTIID.
MICROCHIP EI VASTUTA MISGIGI KAUDSE, ERILISE, KARISTUSLIKU, JUHUSLIKU VÕI JÄRGNIKKU KAOTUSE, KAHJUDE, KULU VÕI MINGI LIIGI KULUD EEST, ÜHTEGI MIS TAHES SEOTUD TEABE VÕI SELLE KASUTAMISEGA, ON TEAVITATUD VÕIMALUSEST VÕI ON KAHJUD ETTEAVATAVAD. SEADUSEGA LUBATUD TÄIELIKULT EI ÜLETA MICROCHIPI KOGUVASTUTUS KÕIGI NÕUETE KOHTA, MIS MILLAL MILLE MÕELIKULT SEOTUD TEABE VÕI SELLE KASUTAMISEGA.
Microchipi seadmete kasutamine elu toetavates ja/või ohutusrakendustes on täielikult ostja vastutusel ning ostja nõustub kaitsma, hüvitama ja kahjutuks hoidma Microchipi sellisest kasutamisest tulenevate kahjude, nõuete, hagide või kulude eest. Mikrokiibi intellektuaalomandi õiguste alusel ei edastata litsentse, ei kaudselt ega muul viisil, kui pole öeldud teisiti.
Mikrokiibi seadmete koodikaitse funktsioon
Pange tähele järgmisi Microchipi toodete koodikaitse funktsiooni üksikasju:
- Mikrokiibi tooted vastavad nende konkreetsel mikrokiibi andmelehel sisalduvatele spetsifikatsioonidele.
- Microchip usub, et selle tooteperekond on turvaline, kui seda kasutatakse ettenähtud viisil, tööspetsifikatsioonide piires ja tavatingimustes.
- Mikrokiip väärtustab ja kaitseb agressiivselt oma intellektuaalomandi õigusi. Katsed rikkuda Microchipi toote koodikaitsefunktsioone on rangelt keelatud ja võivad rikkuda Ameerika Ühendriikide autorikaitse seadust.
- Ei Microchip ega ükski teine pooljuhtide tootja ei saa garanteerida oma koodi turvalisust.
Koodikaitse ei tähenda, et me garanteerime toote „purunematuse“. Koodikaitse areneb pidevalt. Microchip on pühendunud oma toodete koodikaitsefunktsioonide pidevale täiustamisele.
© 2019-2025 Microchip Technology Inc. ja tema tütarettevõtted
Dokumendid / Ressursid
 |
MIKROKIIP RTG4 kiirguskindel põlvkond 4 [pdfKasutusjuhend RTG4, RTG4 kiirgust taluv 4. põlvkond, RTG4, kiirgust taluv 4. põlvkond, taluv 4. põlvkond, 4. põlvkond |