Polar Fire FPGA Splash Kit JESD204B Standalone Interface
Rakendusmärkus
AN5978

Sissejuhatus

(Esitage küsimus)

This document describes how to run the JESD204B standalone demo design on the Polar Fire ® Splash Board using the JESD204B Standalone Demo GUI application. The GUI application is packaged along with the design files. The demo design is a reference design built using the Polar Fire high-speed transceiver blocks and the CoreJESD204BTX and CoreJESD204BRX IP cores. It operates in Loopback mode by sending the CoreJESD204BTX data to the CoreJESD204BRX IP core through the transceiver lanes, which are looped back on the board. This loopback setup facilitates a standalone JESD interface demo that does not require Analog-to-Digital Converter (ADC) or Digital-to-Analog Converters (DAC).
Microchip Polar Fire devices have embedded, high-speed transceiver blocks that can handle data rates ranging from 250 Mbps to 12.5 Gbps. The transceiver (PF_XCVR) module integrates several functional blocks to support multiple high-speed serial protocols within the FPGA. JESD204B is a high-speed serial interface standard for data converters developed by the JEDEC committee. The JESD204B standard reduces the number of data inputs and outputs between the high-speed data converters and receivers.
Microchip pakub CoreJESD204BTX ja CoreJESD204BRX IP-südamikke, mis rakendavad JESD204B standardi saatja ja vastuvõtja liideseid. Neid IP-südamikke on lihtne integreerida JESD204B-põhiste andmemuunduritega, et arendada suure ribalaiusega rakendusi, nagu traadita infrastruktuuri saatjad-vastuvõtjad, tarkvarapõhised raadiod, meditsiinilised pildisüsteemid ning radari- ja turvaline side. Need IP-südamikud toetavad lingi laiusi x1 kuni x4 ja lingi kiirusi 250 Mbps kuni 12.5 Gbps raja kohta, kasutades alamklasse 0, 1 ja 2.
For more information about the JESD204B interface design implementation, and all the necessary blocks and IP cores instantiated in Libero® SoC, see Demo Design.

The JESD204B standalone interface design can be programmed using any of the following options:

• Using the .job file: seadme programmeerimiseks .job abil file tarnitakse koos kujundusega files, see Programming the Device Using Flash Pro Express.
• Using Libero SoC: To program the device using Libero SoC, see Running the Demo Design. Use this option when the demo design is modified

Disaininõuded

(Esitage küsimus)

Järgmises tabelis on loetletud demo käivitamiseks vajalikud ressursid.
Tabel 1-1. Disaininõuded

Nõue	Versioon
Operatsioonisüsteem	Windows®  10 and 11
Riistvara
Polar Fire® Splash Kit with MPF300T-1FCG484E device	Rev 2 või uuem
Tarkvara	Kõik selle võrdlusdisaini loomiseks vajalikud tarkvaraversioonid leiate failist readme.txt file kujunduses ette nähtud files.
Flash Pro Express
GUI executable (provided with the design files)
Libero® SoC

Eeldused

(Küsi küsimus)

Enne alustamist tehke järgmised toimingud.

• Download and install Libero® SoC (as indicated in the website for this design) on the host PC from Libero SoC Documentation.
• Laadige alla demo kujundus files alates www.microchip.com/en-us/application-notes/an5978.
• Install the GUI application by running the setup.exe file kujunduses saadaval filekaust: <$Design_Files_Kataloog>/mpf_an5978_df/GUI
  Installi lõpus võidakse teil paluda alla laadida ja installida FPGA_GUI_Pack, kui see pole teie süsteemis veel saadaval.
• Alternatively, you can manually download and install the Microchip FPGA_GUI_Pack.

Tähtis: A Libero® Gold license is required to evaluate your designs using the Polar Fire® Splash Kit.

Demo disain

(Küsi küsimus)

The Polar Fire® JESD204B demo design is developed to interface JESD204B-compliant data converters with Polar Fire devices. The design functions as follows:

1. The DATA_HANDLE_0 block interfaces with the GUI. The GUI enables the selection of either PRBS or waveform input.
2. The DATA_HANDLE_0 block forwards the input selection to the DATA_GENERATOR_0 block, which generates and sends the corresponding input data to the CoreJESD204BTX IP core.
3. The CoreJESD204BTX IP core performs JESD204B transmitter functions based on the configuration and transmits the data to the PF_XCVR (transceiver) IP core.
4. The encoded data is received by the CoreJESD204BRX IP core because the TX and RX lanes of the PF_XCVR block are looped back.
5. The CoreJESD204BRX IP core performs JESD204B receiver functions based on the configuration and transmits the data to the GUI for viewvalitud sisendi valimine.

Tähtis: millal a data error or link error is selected on the GUI, the error generator block generates that error and displays it on the GUI.
The following figure shows the hardware implementation of the JESD204B interface demo.

Figure 3-1. Hardware Implementation Block Diagram

3.1. Design Implementation (Küsi küsimus)
Järgmisel joonisel on kujutatud JESD204B liidese demo Libero® disaini teostust.

Joonis 3-2. JESD204B liidese disain

Järgmises tabelis on loetletud konstruktsiooni olulised sisend- ja väljundsignaalid.
Tabel 3-1. Sisend- ja väljundsignaalid

Signaal	Kirjeldus
Sisendsignaalid
LANE0_RXD_P and LANE0_RXD_N	Transceiver receiver differential inputs
ARST_N	External reset obtained from push button switch on board
RX	Receiver of UART interface
REF_CLK_PAD_P_0 and REF_CLK_PAD_N_0	Differential reference clock obtained from the on-board 125 MHz oscillator
SEL_IN[3:0]	Signal mapped to DIPs 1, 2, 3 and 4 of SW8 dip slide switch used to debug the status and errors
Väljundsignaalid
LANE0_TXD_P and LANE0_TXD_N	Transceiver transmitter differential outputs
LED_OUT[7:0]	Signal that indicates whether link is up or down
TX	Transmitter of UART interface

3.2. IP-konfiguratsioon (Küsi küsimus)
JESD204B liidese riistvaraline disain sisaldab järgmisi plokke.
3.2.1. Data Handle (Küsi küsimus)
Andmekäepideme (DATA_HANDLE_0) plokk võtab graafiliselt kasutajaliideselt vastu sisendandmete valiku ja lingi või andmevea genereerimise teabe. See plokk saadab graafilisele kasutajaliidesele ka CoreJESD204BRX südamikust vastuvõetud andmeväljundi ja andmete või lingi oleku vea. viewing.
3.2.2. Data Generator (Küsi küsimus)
Andmegeneraatoril on PRBS-generaator ja lainekujude generaator. PRBS-generaator genereerib PRBS7, PRBS15, PRBS23 ja PRBS31 mustreid. PRBS-generaatoris rakendatud vea sisestamise režiim lisab PRBS-järjestusse vea. Lainekujude generaator genereerib siinus-, saehamba-, kolmnurk- ja ruudukujulisi lainekujusid. Andmegeneraator edastab 64-bitise testmustri JESD204BTX südamikule, mis seejärel edastab andmed transiiver-vastuvõtjale.
3.2.3. PF_TPSRAM (Küsi küsimus)
PF_TPSRAM-plokke on kaks: PF_TPSRAM_C0-plokk salvestab JESD204B lingi oleku enne selle graafilisse kasutajaliidesesse saatmist; PF_TPSRAM_C1-plokk salvestab CoreJESD204BRX-ilt vastuvõetud andmed enne nende graafilisse kasutajaliidesesse saatmist.
3.2.4. Error Generator (Küsi küsimus)
Veageneraatori plokk (ERR_GEN_0) genereerib lingivigu, saates CoreJESD204BTX ja PF_XCVR vahel juhuslikke andmeid, kui graafilises kasutajaliideses on valitud lingivigade genereerimine.
3.2.5. PRBS_checker (Küsi küsimus)
Andmekontroll võtab vastu CoreJESD204BRX IP-südamikult 64-bitiseid andmeid ja kontrollib, kas vastuvõetud andmed on õiged. See genereerib vealoenduri ja olekusignaali, mis edastatakse oleku näitamiseks graafilisele kasutajaliidesele. Andmekontroll kontrollib ainult andmegeneraatori genereeritud PRBS-jadasid.
3.2.6. LED Debug (Küsi küsimus)
LED-silumisplokk (LED_DEBUG_BLK_0) silub JESD204B lingi olekut ja muid vigu. Kui ühendus on loodud, siis LED-id 1, 2, 3, 4, 5 ja 6 põlevad, LED-id 7 ja 8 aga ei põle (kui DIP-lülitid 1, 2, 3 ja 4 on SW8 kiiplülitil madalale seatud).
3.2.7. Init_monitor (Küsi küsimus)
When the DEVICE_INIT_DONE signal from Init_monitor block goes high, the transceiver is completely configured. This signal is and ed with ARST_N signal to get proper reset signal for the design.
3.2.8. CORERESET_PF (Küsi küsimus)
CoreReset_PF sünkroniseerib lähtestamised kasutaja määratud kelladomeeniga. See tagab, et kuigi väide on asünkroonne, on eitus kellaga sünkroonne.
3.2.9. CoreJESD204BTX (Küsi küsimus)
CoreJESD204BTX is the transmitter interface of the JEDEC JESD204B standard. For this demo design, this IP core is configured in Libero®, as shown in the following figure.

Joonis 3-3. CoreJESD204BTX konfiguraator

For more information about CoreJESD204BTX, see CoreJESD204BTX Handbook.
3.2.10. CoreJESD204BRX (Esita küsimus)
CoreJESD204BRX is the receiver interface of the JEDEC JESD204B standard. For this demo design, this IP core is configured in Libero®, as shown in the following figure.
Note: To view Täieliku konfiguratsiooni saamiseks avage IP-konfiguraator kujunduse seest.

Joonis 3-4. CoreJESD204BRX konfiguraator

For more information about CoreJESD204BRX, see CoreJESD204BRX Handbook.
3.2.11. Transceiver Interface (Küsi küsimus)
The Polar Fire ® high-speed transceiver (PF_XCVR) is a hard IP block designed to support high-speed data rates ranging from 250 Mbps to 12.5 Gbps. In this demo, the transceiver block (PF_XCVR) is configured in 8b10b mode with a Clock Data Recovery (CDR) reference clock of 125 MHz to support 5.0 Gbps data rate.
The Polar Fire transmit PLL (PF_TX_PLL) provides the reference clock feed to the transceiver. The dedicated reference clock (PF_XCVR_REF_CLK) drives the PF_TX_PLL to generate the desired output clock for the 5.0 Gbps data rate.
Järgmine joonis näitab transiiveri liidese konfiguratsiooni.
Note: To view Täieliku konfiguratsiooni saamiseks avage IP-konfiguraator kujunduse seest.

Joonis 3-5. Saatja-vastuvõtja liidese konfigureerija

Kella struktuur

(Küsi küsimus)

Võrdlusdisainis on kolm kella domeeni:

• RX_CLK (125 MHz)
• TX_CLK (125 MHz)
• FAB_REF_CLK (125 MHz)

Sisseehitatud 125 MHz kristallostsillaator juhib XCVR-i võrdluskella, mis annab kella DATA_GENERATOR-ile, CoreJESD204BTX-ile, ERR_GEN-ile, CoreJESD204BRX-ile, LED_DEBUG-ile, PRBS_CHECKER-ile, TPSRAM C0 ja C1-le ning DATA_HANDLE-ile.
Tähtis: kui there is a change in the data rate or reference clock of the transceiver, you must reconfigure COREUART.
Järgmine joonis näitab kella struktuuri.
Joonis 4-1. Kella struktuur

Lähtestage struktuur

(Küsi küsimus)

The DEVICE_INIT_DONE and external reset signal ARST_N are mapped to pin N4 on the Splash Kit.
These signals initiate the system reset (FABRIC_RESET_N) through the res_syn_0 block.
res_syn_0 ploki FABRIC_RESET_N signaal võimaldab otse lähtestada järgmised moodulid:

• CoreJESD204BRX
• CoreJESD204BTX
• PF_XCVR (LANE0_PMA_ARST_N)

Lisaks on FABRIC_RESET_N ühendatud lähtestamise sünkroniseerimisplokiga, mis jaotab sünkroniseeritud lähtestamissignaalid järgmistele funktsionaalsetele plokkidele:

• prbs_checker
• ANDMETE_KÄSITLEMINE
• ANDMETE_GENERAATOR
• ERR_GEN
• LED_DEBUG_BLK
  RX_RESET_N output from the CoreJESD204BRX module supplies reset signals to:
• LANE0_PCS_ARST_N input of the PF_XCVR_0 module
• LED_DEBUG block (EPCS_0_RX_RESET_N)

Järgmine joonis näitab lähtestamise struktuuri.
Joonis 5-1. Lähtestage struktuur

Simulating the Polar Fire® JESD204B Design

(Küsi küsimus)
Disaini simuleerimiseks toimige järgmiselt.

1. Start Libero®, and select Project > Tool Profiles….
2. In the Tool ProfileValige aknas Tööriistad paanidel Süntees ja Simulatsioon ning valige nende kahe tööriista uusimad aktiivsed installikataloogide teed.

Simulatsiooni jaoks sirvige disaini files kaustas looge Libero projekt, kasutades kaasasolevaid TCL-skripte, ja klõpsake nuppu Simulate, nagu on esile tõstetud joonisel 6-2. Lisateavet leiate lisast B: TCL-skripti käivitamine.
JESD204B PRBS-i mustri ja lainekuju valiku simuleerimiseks on ette nähtud katsestend. Järgmisel joonisel on näidatud katsestendi ja konstruktsiooni vastastikmõju.
Joonis 6-1. Testpingi ja JESD204B demodisaini interaktsioon

Testpink genereerib testivaliku PRBS-sisendi (PRBS7, PRBS15, PRBS23 ja PRBS31) ja lainekuju sisendi (siinuslaine, saehamba-, kolmnurk- ja täisnurklaine) jaoks. Samuti jälgib see JESD204B väljundi olekusignaale (SYNC_N, ALIGNED ja CGS_ERR) JESD204B faaside kontrollimiseks ning PRBS-kontrolleri väljundi olekusignaale O_BAD ja O_ERROR[4:0].
To simulate the design, in the Design Flow tab, double-click Simulate under Verify Pre Synthesized Design. The Simulate option is highlighted in the following figure.

Joonis 6-2. Projekteerimise simuleerimine

Simulatsiooni käivitamisel koostab simulatsioonitööriist kogu projekteerimisallika. files, käivitab simulatsiooni ja konfigureerib lainekuju viewsimulatsioonisignaalide kuvamiseks.
Note: In certain cases, a prompt may appear asking for the selection of an active stimulus before starting the simulation. To resolve this, navigate to the Stimulus Hierarchy, right-click PF_JESD204B_SA_TOP_TB_8b (top.v) and select Set as Active Stimulus, as shown in the following figure.
Joonis 6-3. Määra aktiivseks stiimuliks

6.1. Simulation Flow (Ask a Question)
The following steps describe the JESD204B testbench simulation flow:

1. At the start, the NSYSRESET signal resets all of the components.
2. After the transceiver block is initialized, the TB_RX_READY signal is asserted high.
3. The JESD204BRX issues a synchronization request by driving the TB_SYNC_N pin low.
4. The JESD204BRX block checks the k28.5 characters transmitted by the JESD204BTX block.
5. The CGS and ILA phase starts after the TB_SYNC_N signal is asserted high.
6. The testbench checks whether the CGS_ERR signal asserts low or not, and completes the code group synchronization phase.
7. The JESD204BRX link asserts the TB_SYNC_N signal to high.
8. After the successful completion of the CGS phase, the JESD204BTX block starts the Initial Lane
   Alignment (ILA) sequence by transmitting four multi-frames in the following sequence:
   – First frame at TB_TX_SOMF = 0x8
   – Second frame at TB_TX_SOMF = 0x2
   – Third frame at TB_TX_SOMF = 0x8
   – Fourth frame at TB_TX_SOMF = 0x2
9. The JESD204BRX link starts receiving four multi-frames in the following sequence:
   – First frame at TB_TX_SOMF = 0x8
   – Second frame at TB_TX_SOMF = 0x2
   – Third frame at TB_TX_SOMF = 0x8
   – Fourth frame at TB_TX_SOMF = 0x2
10. The ILA phase test passes if all JESD204BRX DATA_OUT is properly received with frame alignment.
11. After successful completion of the ILA phase, the JESD204BTX block enters into the data phase.
12. In the data phase, the following data is fed to the JESD204BTX block: PRBS7, PRBS15, PRBS23 and PRBS31 using the PRBS generator.
13. Sine, Square, Saw and triangular waves are generated from the waveform generator.
14. The PRBS checker checks the received PRBS pattern against the expected PRBS pattern.
15. The waveform output can be viewed in the simulation window on corresponding wave selection as shown in Figure 6-5.
16. If the data checker does not detect any error, the testbench issues a TESTBENCH PASSED message stating that the simulation was successful. If an error is detected, the testbench issues a TESTBENCH FAILED message to indicate that the testbench has failed.
    While the simulation is running, you can see the status of the test cases in the Transcript window of Model Sim, as shown in the following figure.

Joonis 6-4. Transkripti aken

Pärast simulatsiooni kuvab lainekuju aken simulatsiooni lainekujusid, nagu on näidatud järgmisel joonisel.
Note: You may notice some warnings in the log. These appear because UART is not used in the simulation. The simulation is focused only on JESD, while UART and RAM are included for GUI purposes.
Joonis 6-5. Simulatsiooni lainekuju aken

Demo seadistamine

(Küsi küsimus)

After generating the bitstream, the Polar Fire® device must be programmed. To program the Polar Fire device, perform the following steps:

1. Ensure that the jumper settings on the board are same as listed in the following table.
   Tabel 7-1. Jumperi seaded

   Jumper	Kirjeldus	Vaikimisi
   J11	FTDI kiibi kaudu programmeerimiseks sulgege tihvtid 1 ja 2. Välise FlashPro4 või FlashPro5 seadme kaudu programmeerimiseks avage kontaktid 1 ja 2.	Avatud
   J3	Jumper südamiku mahu valimisekstage. Sulgege tihvtid 1 ja 2 1.05 V saavutamiseks. 1.0 V saamiseks avage tihvtid 1 ja 2.	Suletud
   J10	Välise SPI-välkmälu kaudu programmeerimiseks sulgege tihvtid 1 ja 2. Kui J10 on avatud, võimaldab see SPI slave'i programmeerimist FTDI kiibi abil.	Avatud

2. Ühendage toitekaabel plaadi J2 pistikuga.
3. Connect the USB cable from the host PC to the J1 (FTDI port) on the board.
4. Power On the board using the SW1 slide switch.
   When the board is powered up, power supply LEDs 1 to 4 glow. For more information about LEDs on the Polar Fire Splash Board, see UG0786: Polar Fire FPGA Splash Kit User Guide.
5. In Libero Design Flow tab, double-click Run PROGRAM Action.

To view vastav logi file, navigeeri vahekaardile Aruanded, paremklõpsa valikul Käivita programmi toiming ja vali View Teata.
Kui seade on edukalt programmeeritud, ilmub roheline linnuke, nagu on näidatud järgmisel joonisel. Lisateavet JESD204B eraldiseisva demo käivitamise kohta leiate jaotisest Demo käivitamine.

Joonis 7-1. Seadme programmeerimine on lõpetatud

Programming the Device Using Flash Pro Express

(Küsi küsimus)
This section describes how to program the Polar Fire® device with the programming job file using Flash Pro Express. The .job file on saadaval järgmise kujundusega filekausta asukoht: mpf_an5978_df/Programming_Files/top. job.

Seadme programmeerimiseks toimige järgmiselt.

1. Käivitage hostarvutis tarkvara Flash Pro Express.
2. To create a new project, click New or New Job Project from Flash Pro Express Job from Project menu.
3. Sisestage dialoogiboksi Flash Pro Expressi töö uus tööprojekt järgmine:
   - Programmeerimistöö file: klõpsake nuppu Sirvi ja navigeerige töökoha asukohta file asub ja valige fileVaikimisi asukoht on: mpf_an5978_df/Programming_.Files/top. job.
   – Flash Pro Express job project location: Click Browse and navigate to the Flash Pro Express project location.
   Figure 8-1. New Job Project from Flash Pro Express Job
4. Klõpsake nuppu OK. Vajalik programmeerimine file on valitud ja valmis seadmesse programmeerimiseks.
5. The Flash Pro Express window appears, as shown in the following figure. Confirm that a programmer number appears in the Programmer field. If not, confirm the board connections and click Refresh/Rescan Programmers.
   Joonis 8-2. Seadme programmeerimine
6. Klõpsake nuppu RUN. Kui seade on edukalt programmeeritud, kuvatakse olek RUN PASSED, nagu on näidatud järgmisel joonisel.
   Joonis 8-3. FlashPro Express – RUN LÄBISID
7. Sulgege Flash Pro Express või klõpsake vahekaardil Projekt nuppu Välju.

Demo käitamine

(Küsi küsimus)

This section describes how to use the JESD204B GUI to run the JESD204B demo on the Polar Fire® Splash Board.
9.1. Installing the GUI (Küsi küsimus)
To run the demo, install the JESD204B GUI. The GUI allows selection of different PRBS test patterns as input, and displays the JESD204B status signals and the PRBS status received from the board.
The Waveform tab of the GUI displays the output waveforms received from the board for each waveform selected as input.

GUI installimiseks toimige järgmiselt.

1. Install the JESD204B_GUI application (setup.exe) from the following design files folder: mpf_an5978_df/GUI.
2. To start the GUI application, double-click the JESD204B_GUI application from the installation directory.

9.2. Running the Demo Design (Küsi küsimus)
JESD204B demo käivitamiseks toimige järgmiselt.

1. Connect the jumpers and set up the Polar Fire® Splash Board as described in steps 1 to 4 of Setting Up the Demo.
2. In Device Manager on the host PC, note the COM port associated with the USB serial converter
   C. To determine the COM port, check the Location field in the properties of each COM port.
3. On the Start menu of the host PC, click JESD204B_GUI.
4. From the list of COM ports, select the COM port identified in the step 2, and click Connect, as shown in the following figure.
   Joonis 9-1. COM-pordi valik Important: Port numbers may vary. In this exampNäiteks COM-port 32 on õige port, mille valida.
   Pärast edukat ühenduse loomist muutub hostiühenduse indikaator roheliseks, nagu on näidatud järgmisel joonisel.
   Joonis 9-2. Edukas hostiühendusJärgmises tabelis on loetletud JESD204B graafilises kasutajaliideses kuvatavad olekusignaalid.
   Tabel 9-1. JESD204B graafilise kasutajaliidese olekusignaalid

   Signaal	Kirjeldus
   Hostühendus	Shows the UART communication status.
   Lingi olek	Näitab saatja ja vastuvõtja vahelise sideühenduse olekut.
   SYNC_N	Näitab JESD204B olekut.
   JOONDATUD	Näitab, et kõik saatja-vastuvõtja rajad on joondatud.
   RX KEHTIV	Näitab, et vastuvõtuandmed on kehtivad. 8b10b režiimis näitab, et komadega joondamine on toimunud ja CDR on lukustatud.
   PRBS-i staatus	Näitab PRBS-i viga.
   Vigade arv	Annab PRBS-i kontrolli käigus ilmnenud vigade arvu.
   CGS_ERR	Näitab koodigrupi sünkroniseerimisviga.
   NIT_ERR	Näitab viga „pole tabelis”.
   DISP ERR	Näitab erinevuse viga.
   LINK_CD_ERR	Indicates a link configuration data mismatch.
   UCC_ERR	Näitab ootamatu juhtmärgi vea.

5. From the Input Selection list, select the pattern to be transmitted, and click START, as shown in the following figure.
   Joonis 9-3. Mustri valikValitud muster saadetakse jadapordi kaudu ja CoreJESD204BRX võtab selle vastu, kontrollides vigu. JESD204B olekut saab igal ajal jälgida graafilise kasutajaliidese olekusignaalide abil, nagu on näidatud järgmisel joonisel.
   Joonis 9-4. Lingi ja JESD204B olek
6. To generate an error in the PRBS data, click Generate Data Error.
   The PRBS Status indicator turns red, and the Error Count field displays the number of errors, as shown in the following figure.
   Joonis 9-5. Andmeviga
7. Click Clear Error to clear the errors in the PRBS data and reset the PRBS status.
   The PRBS Status indicator turns green, and the Error Count changes to 0, as shown in the following figure.
   Joonis 9-6. Andmeviga kustutatud
8. To generate a link error between CoreJESD204BTX and the transceiver lane, click Generate Link Error.
   Indikaatorid Link Status, SYNC_N, ALIGNED, RX VALID, DISP_ERR ja CGS_ERROR muutuvad punaseks, nagu on näidatud järgmisel joonisel.
   Joonis 9-7. Lingi viga
9. To clear the link error, click Clear Error.
   The status indicators turn green, as shown in the following figure.
   Joonis 9-8. Lingi tühjendamise viga
10. To change the pattern, select Triangle from the Input Selection list.
    The selected pattern is sent over the serial transmit link and received by CoreJESD204BRX. At any time, the JESD204B status can be monitored using the status signals on the GUI.
11. To view CoreJESD204BRX-ist vastuvõetud lainekuju vaatamiseks klõpsake vahekaarti Waveform (Lainekuju), nagu on näidatud järgmisel joonisel.
    Joonis 9-9. Kolmnurkne lainekuju
12. To end the demo, click Stop and close the GUI.

Appendix A: References

(Küsi küsimus)

Selles jaotises on loetletud dokumendid, mis pakuvad lisateavet demodisainis kasutatud JESD204B standardi ja IP-südamike kohta.

• For information about the JESD204B interface standard, visit the JEDEC websaidile.
• For information about Polar Fire transceiver blocks, PF_TX_PLL and PF_XCVR_REF_CLK, see Polar Fire Family Transceiver User Guide.
• For more information about PF_TPSRAM (PF Micro SRAM), see Polar Fire Family Fabric User Guide.
• For more information about CoreJESD204BTX, see CoreJESD204BTX Handbook.
• For more information about CoreJESD204BRX, see CoreJESD204BRX Handbook.
• For more information about Libero, Model Sim and Simplify, see the Microchip Libero SoC weblehel.

Appendix B: Running the TCL Script

(Küsi küsimus)

TCL-skriptid on kujunduses ette nähtud files kaustas kataloogis HW. Vajadusel saab projekteerimisvoogu reprodutseerida projekteerimisest kuni töö genereerimiseni fileTCL-i käivitamiseks toimige järgmiselt.

1. Käivita Libero® tarkvara.
2. Valige Projekt > Käivita skript….
3. Klõpsake nuppu Sirvi ja valige allalaaditud HW kataloogist script.tcl.
4. Klõpsake käsul Käivita.

Pärast TCL-skripti edukat käivitamist luuakse Libero projekt HW kausta. Lisateavet TCL-skriptide kohta leiate failist mpf_an5978_df/HW/TCL_Script_readme.txt.
Lisateavet TCL-käskude kohta leiate TCL-käskude teatmeraamatust. Kõigi TCL-skripti käivitamisel tekkivate küsimuste korral võtke ühendust tehnilise toega.

Läbivaatamise ajalugu

(Küsi küsimus)

Redaktsiooniajalugu kirjeldab dokumendis rakendatud muudatusi. Muudatused on loetletud redaktsioonide kaupa, alustades praegusest väljaandest.

Läbivaatamine	Kuupäev	Kirjeldus
A	08/2025	The following is the list of changes made in the revision A of the document: • The document was migrated to the Microchip template. • The document number was updated from 50200796 to DS00005978. • The document ID was updated from DG0796 to AN5978.
3.0	—	This document is updated with respect to Libero® SoC Polar Fire v2.2 release.
2.0	—	This document is updated with respect to Libero SoC Polar Fire v2.1 release.
1.0	—	Selle dokumendi esimene avaldamine.

Mikrokiibi FPGA tugi

Microchip FPGA tootegrupp toetab oma tooteid erinevate tugiteenustega, sealhulgas klienditeenindus, klienditeenindus, klienditeenindus, a websaidil ja ülemaailmsetes müügiesindustes.
Klientidel soovitatakse enne klienditoega ühenduse võtmist külastada Microchipi veebiressursse, kuna on väga tõenäoline, et nende päringutele on juba vastatud.
Võtke ühendust tehnilise toe keskusega läbi websaidil www.microchip.com/support. Mainige FPGA seadme osa number, valige sobiv korpuse kategooria ja laadige üles kujundus files tehnilise toe juhtumi loomisel.
Võtke ühendust klienditeenindusega mittetehnilise tootetoe saamiseks, nagu toote hind, tooteuuendused, värskendusteave, tellimuse olek ja autoriseerimine.

• Põhja-Ameerikast helistage numbril 800.262.1060 XNUMX XNUMX
• Ülejäänud maailmast helistage numbril 650.318.4460 XNUMX XNUMX
• Faks kõikjalt maailmast, 650.318.8044 XNUMX XNUMX

Mikrokiibi teave

Kaubamärgid
Mikrokiibi nimi ja logo, M-logo ja muud nimed, logod ja kaubamärgid on ettevõtte Microchip Technology Incorporated või selle sidus- ja/või tütarettevõtete registreeritud ja registreerimata kaubamärgid Ameerika Ühendriikides ja/või teistes riikides (“Microchip” Kaubamärgid”). Teavet mikrokiibi kaubamärkide kohta leiate aadressilt https://www.microchip.com/en-us/about/legalinformation/microchip-trademarks.
ISBN: 979-8-3371-1709-6

Õiguslik teade
Seda väljaannet ja siin olevat teavet võib kasutada ainult Microchipi toodetega, sealhulgas Microchipi toodete kavandamiseks, testimiseks ja integreerimiseks teie rakendusega. Selle teabe kasutamine muul viisil rikub neid tingimusi. Teave seadme rakenduste kohta on esitatud ainult teie mugavuse huvides ja selle võivad asendada värskendused. Teie vastutate selle eest, et teie rakendus vastaks teie spetsifikatsioonidele. Täiendava toe saamiseks võtke ühendust kohaliku Microchipi müügiesindusega või hankige täiendavat tuge aadressil www.microchip.com/en-us/support/design-help/client-support-services.

SELLE TEABE ESITAB MIKROKIIP „NAGU ON”. MICROCHIP EI ANNA MINGI SELGITUSLIKU VÕI KAUDSE, KIRJALIKKU VÕI SUULI, KOHUSTUSLIKULT VÕI MUUL SELGITUSI EGA GARANTIID, MIS SEOTUD TEABEGA, KAASA, KUID MITTE PIIRATUD, KAUDSETE GARANTIIDEGA. SOBIVUS KONKREETSEKS EESMÄRGIKS VÕI SELLE SEISUKORDI, KVALITEEDI VÕI TOIMIVUSEGA SEOTUD GARANTIID.
MICROCHIP EI VASTUTA MISGIGI KAUDSE, ERILISE, KARISTUSLIKU, JUHUSLIKU VÕI JÄRGNIKKU KAOTUSE, KAHJUDE, KULU VÕI MINGI LIIGI KULUD EEST, ÜHTEGI MIS TAHES SEOTUD TEABE VÕI SELLE KASUTAMISEGA, ON TEAVITATUD VÕIMALUSEST VÕI ON KAHJUD ETTEAVATAVAD. SEADUSEGA LUBATUD TÄIELIKULT EI ÜLETA MICROCHIPI KOGUVASTUTUS KÕIGI NÕUETE KOHTA, MIS MILLAL MILLE MÕELIKULT SEOTUD TEABE VÕI SELLE KASUTAMISEGA.
Microchipi seadmete kasutamine elu toetavates ja/või ohutusrakendustes on täielikult ostja vastutusel ning ostja nõustub kaitsma, hüvitama ja kahjutuks hoidma Microchipi sellisest kasutamisest tulenevate kahjude, nõuete, hagide või kulude eest. Mikrokiibi intellektuaalomandi õiguste alusel ei edastata litsentse, ei kaudselt ega muul viisil, kui pole öeldud teisiti.

Mikrokiibi seadmete koodikaitse funktsioon
Pange tähele järgmisi Microchipi toodete koodikaitse funktsiooni üksikasju:

• Mikrokiibi tooted vastavad nende konkreetsel mikrokiibi andmelehel sisalduvatele spetsifikatsioonidele.
• Microchip usub, et selle tooteperekond on turvaline, kui seda kasutatakse ettenähtud viisil, tööspetsifikatsioonide piires ja tavatingimustes.
• Mikrokiip väärtustab ja kaitseb agressiivselt oma intellektuaalomandi õigusi. Katsed rikkuda Microchipi toodete koodikaitse funktsioone on rangelt keelatud ja võivad rikkuda Ameerika Ühendriikide autorikaitse seadust.
• Ei Microchip ega ükski teine ​​pooljuhtide tootja ei saa garanteerida oma koodi turvalisust. Koodikaitse ei tähenda, et me garanteerime, et toode on purunematu.
  Koodikaitse areneb pidevalt. Microchip on pühendunud oma toodete koodikaitsefunktsioonide pidevale täiustamisele.

 Rakendusmärkus
© 2025 Microchip Technology Inc. ja tema tütarettevõtted
DS00005978A –

Dokumendid / Ressursid

MICROCHIP AN5978 Polar Fire FPGA pritsmekomplekt [pdfKasutusjuhend AN5978 Polar Fire FPGA pritsmekomplekt, AN5978, Polar Fire FPGA pritsmekomplekt, Fire FPGA pritsmekomplekt, FPGA pritsmekomplekt, Pritsmekomplekt

Viited

• Kasutusjuhend