25G Ethernet Intel® FPGA IP väljalaskemärkmed
Kasutusjuhend
25G Etherneti Inteli FPGA IP väljalaskemärkmed (Intel Agilexi seadmed)
Intel® FPGA IP-versioonid ühtivad Intel Quartus® Prime Design Suite'i tarkvaraversioonidega kuni versioonini 19.1. Alates Intel Quartus Prime Design Suite tarkvara versioonist 19.2 on Intel FPGA IP-l uus versiooniskeem.
Inteli FPGA IP-versiooni (XYZ) number võib muutuda iga Intel Quartus Prime'i tarkvaraversiooniga. Muudatus:
- X tähistab uurimisperioodi olulist läbivaatamist. Kui värskendate tarkvara Intel Quartus Prime, peate IP uuesti looma.
- Y näitab, et IP sisaldab uusi funktsioone. Nende uute funktsioonide lisamiseks genereerige oma IP uuesti.
- Z näitab, et IP sisaldab väiksemaid muudatusi. Nende muudatuste kaasamiseks genereerige oma IP uuesti.
1.1. 25G Ethernet Intel FPGA IP v1.0.0
Tabel 1. v1.0.0 2022.09.26
| Intel Quartus Prime versioon | Kirjeldus | Mõju |
| 22.3 | Lisatud tugi Intel Agilex™ F-tile seadmete perekonnale. • Toetatakse ainult 25G kiirust. • 1588 Precision Time Protocol ei ole toetatud. |
— |
Intel Corporation. Kõik õigused kaitstud. Intel, Inteli logo ja muud Inteli kaubamärgid on Intel Corporationi või selle tütarettevõtete kaubamärgid. Intel garanteerib oma FPGA ja pooljuhttoodete toimimise praeguste spetsifikatsioonide kohaselt vastavalt Inteli standardgarantiile, kuid jätab endale õiguse teha mis tahes tooteid ja teenuseid igal ajal ilma ette teatamata. Intel ei võta endale mingit vastutust ega kohustusi, mis tulenevad siin kirjeldatud teabe, toote või teenuse rakendusest või kasutamisest, välja arvatud juhul, kui Intel on sellega sõnaselgelt kirjalikult nõustunud. Inteli klientidel soovitatakse hankida seadme spetsifikatsioonide uusim versioon enne avaldatud teabele tuginemist ja enne toodete või teenuste tellimuste esitamist. *Teisi nimesid ja kaubamärke võidakse pidada teiste omandiks.
ISO
9001:2015
Registreeritud
25G Ethernet Intel FPGA IP väljalaskemärkmed (Intel Stratix 10 seadmed)
Kui väljalaskemärkus pole konkreetse IP-versiooni jaoks saadaval, pole IP-l selles versioonis muudatusi. Lisateavet IP-värskenduste versioonide kohta kuni v18.1 leiate Intel Quartus Prime Design Suite'i värskenduse väljalaskemärkmetest.
Inteli FPGA IP-versioonid vastavad Intel Quartus Prime Design Suite'i tarkvaraversioonidele kuni versioonini 19.1. Alates Intel Quartus Prime Design Suite'i tarkvara versioonist 19.2, Intel
FPGA IP-l on uus versiooniskeem.
Inteli FPGA IP-versiooni (XYZ) number võib muutuda iga Intel Quartus Prime'i tarkvaraversiooniga. Muudatus:
- X tähistab uurimisperioodi olulist läbivaatamist. Kui värskendate tarkvara Intel Quartus Prime, peate IP uuesti looma.
- Y näitab, et IP sisaldab uusi funktsioone. Nende uute funktsioonide lisamiseks genereerige oma IP uuesti.
- Z näitab, et IP sisaldab väiksemaid muudatusi. Nende muudatuste kaasamiseks genereerige oma IP uuesti.
Seotud teave
- Intel Quartus Prime Design Suite värskenduse väljalaskemärkmed
- 25G Ethernet Intel Stratix®10 FPGA IP kasutusjuhend Arhiivid
- 25G Ethernet Intel Stratix® 10 FPGA IP Design Example Kasutusjuhend Arhiivid
- Viga 25G Etherneti Inteli FPGA IP jaoks teadmistebaasis
2.1. 25G Ethernet Intel FPGA IP v19.4.1
Tabel 2. v19.4.1 2020.12.14
| Intel Quartus Prime versioon | Kirjeldus | Mõju |
| 20.4 | VLAN-kaadrite pikkuse kontrollimise värskendus: • 25G Etherneti Intel FPGA IP eelmistes versioonides kinnitatakse liiga suure kaadri viga, kui on täidetud järgmised tingimused. 1. VLAN a. VLAN-i tuvastamine on lubatud. b. IP saadab/vastu võtab kaadreid pikkusega, mis võrdub maksimaalse TX/RX-kaadri pikkusega pluss 1 kuni 4 oktetti. 2. SVLAN a. SVLAN-i tuvastamine on lubatud. b. IP saadab/vastu võtab kaadreid pikkusega, mis võrdub maksimaalse TX/RX-kaadri pikkusega pluss 1 kuni 8 oktetti. ? Selles versioonis värskendatakse selle käitumise parandamiseks IP-d. |
— |
| Värskendati Avalon® mälukaardistatud liidese juurdepääsu staatuse_* liidesele, et vältida Avaloni mälukaardistatud ajalõppu olematute aadresside lugemisel: • 25G Etherneti Intel FPGA IP eelmistes versioonides lubas Avaloni mälukaardistatud liides staatuse_* liidese olematute aadresside lugemisel staatuse_waitrequest, kuni Avaloni mälukaardistatud põhiseadme päring aegub. Probleem on nüüd lahendatud, et mitte olematule aadressile juurdepääsu korral ootetaotlust mitte hoida. |
— | |
| RS-FEC toega variandid toetavad nüüd 100% läbilaskevõimet. | — |
2.2. 25G Ethernet Intel FPGA IP v19.4.0
Tabel 3. v19.4.0 2019.12.16
| Intel Quartus Prime versioon | Kirjeldus | Mõju |
| 19.4 | rx_am_lock käitumise muutus: • 25G Etherneti Intel FPGA IP varasemates versioonides käitub rx_am_lock signaal kõigis variantides samamoodi nagu rx_block_lock. • Selles versioonis kinnitab rx_am_lock nüüd RSFEC-toega IP variantide puhul, kui joonduslukk on saavutatud. Variantide puhul, mis ei võimalda RSFEC-i, toimib rx_am_lock endiselt samamoodi nagu rx_block_lock. |
Liidese signaal rx_am_lock käitub RSFEC-toega variantide eelmistest versioonidest erinevalt. |
| Värskendati RX MAC-i paketi algust: • Varasemates versioonides kontrollib RX MAC paketi alguse määramiseks ainult START-märki. • Selles versioonis kontrollib RX MAC nüüd sissetulevaid pakette kaadri alguse eraldaja (SFD) jaoks, lisaks vaikimisi märgile START. • Kui preambuli edastamise režiim on lubatud, kontrollib MAC kohandatud preambuli lubamiseks ainult märki START. |
— | |
| Preambuli kontrollimise võimaldamiseks lisati uus register: • RX MAC-registrites saab preambuli kontrollimise võimaldamiseks kirjutada nihkega 0x50A [4] oleva registri 1-ks. See register on "ei hooli", kui preambuli edastamine on lubatud. |
— |
2.3. 25G Ethernet Intel FPGA IP v19.3.0
Tabel 4. v19.3.0 2019.09.30
| Intel Quartus Prime versioon | Kirjeldus | Mõju |
| 19.3 | MAC+PCS+PMA variandi puhul genereeritakse transiiveri ümbrismooduli nimi nüüd dünaamiliselt. See hoiab ära soovimatu mooduli kokkupõrked, kui süsteemis kasutatakse mitut IP eksemplari. | — |
2.4. 25G Ethernet Intel FPGA IP v19.2.0
Tabel 5. v19.2.0 2019.07.01
| Intel Quartus Prime versioon | Kirjeldus | Mõju |
| 19.2 | Disain ntamp25G Etherneti Inteli FPGA IP jaoks: • Värskendati Intel Stratix® 10 seadmete sihtarenduskomplekti valikut Intel Stratix 10 L-Tile GX transiiveri signaali terviklikkuse arenduskomplektilt Intel Stratix 10 10 GX signaali terviklikkuse L-plaadile (tootmine) Arenduskomplekt. |
— |
2.5. 25G Ethernet Intel FPGA IP v19.1
Tabel 6. v19.1 aprill 2019
| Kirjeldus | Mõju |
| Lisatud on uus funktsioon – adaptiivne režiim RX PMA kohandamiseks: • Lisatud uus parameeter – lubage RX PMA CTLE/DFE režiimi automaatne kohandamine. |
Need muudatused on valikulised. Kui te ei uuenda oma IP-tuuma, pole sellel seda uut funktsiooni. |
| Nimetas parameetri Enable Altera Debug Master Endpoint (ADME) ümber, et lubada algse PHY silumise põhiotspunkt (NPDME) vastavalt Inteli kaubamärgi muutmisele tarkvaras Intel Quartus Prime Pro Edition. Tarkvara Intel Quartus Prime Standard Edition kasutab endiselt funktsiooni Enable Altera Debug Master Endpoint (ADME). | — |
2.6. 25G Ethernet Intel FPGA IP v18.1
Tabel 7. Versioon 18.1 september 2018
| Kirjeldus | Mõju |
| Lisatud on uus funktsioon – valikuline PMA: • Lisatud uus parameeter – Core Variants. |
Need muudatused on valikulised. Kui te oma IP-tuuma ei uuenda, pole sellel neid uusi funktsioone. |
| • Lisatud uus signaal 1588 täppisaja protokolli liidesele – latency_sclk. | |
| Disain ntamp25G Etherneti Inteli FPGA IP jaoks: Intel Stratix 10 seadmete sihtarenduskomplekti valik nimetati ümber Stratix 10 GX FPGA arenduskomplektist Stratix 10 L-Tile GX transiiveri signaali terviklikkuse arenduskomplektiks. |
— |
Seotud teave
- 25G Ethernet Intel Stratix 10 FPGA IP kasutusjuhend
- 25G Ethernet Intel Stratix 10 FPGA IP Design Example Kasutusjuhend
- Teadmistebaasi 25G Etherneti IP-tuuma viga
2.7. 25G Ethernet Intel FPGA IP v18.0
Tabel 8. Versioon 18.0 mai 2018
| Kirjeldus | Mõju |
| Esialgne väljalase Intel Stratix 10 seadmetele. | — |
2.8. 25G Ethernet Intel Stratix 10 FPGA IP kasutusjuhend Arhiivid
IP-versioonid on samad, mis Intel Quartus Prime Design Suite'i tarkvaraversioonid kuni v19.1-ni. Alates Intel Quartus Prime Design Suite tarkvara versioonist 19.2 või uuemast on IP-tuumadel uus IP-versiooniskeem.
Kui IP-tuumaversiooni loendis pole, kehtib eelmise IP-tuumaversiooni kasutusjuhend.
| Intel Quartus Prime versioon | IP Core versioon | Kasutusjuhend |
| 20.3 | 19.4.0 | 25G Ethernet Intel Stratix 10 FPGA IP kasutusjuhend |
| 20.1 | 19.4.0 | 25G Ethernet Intel Stratix 10 FPGA IP kasutusjuhend |
| 19.4 | 19.4.0 | 25G Ethernet Intel Stratix 10 FPGA IP kasutusjuhend |
| 19.3 | 19.3.0 | 25G Ethernet Intel Stratix 10 FPGA IP kasutusjuhend |
| 19.2 | 19.2.0 | 25G Ethernet Intel Stratix 10 FPGA IP kasutusjuhend |
| 19.1 | 19.1 | 25G Ethernet Intel Stratix 10 FPGA IP kasutusjuhend |
| 18.1 | 18.1 | 25G Ethernet Intel Stratix 10 FPGA IP kasutusjuhend |
| 18.0 | 18.0 | 25G Ethernet Intel Stratix 10 FPGA IP kasutusjuhend |
2.9. 25G Ethernet Intel Stratix 10 FPGA IP Design Example Kasutusjuhend Arhiivid
IP-versioonid on samad, mis Intel Quartus Prime Design Suite'i tarkvaraversioonid kuni v19.1-ni. Alates Intel Quartus Prime Design Suite tarkvara versioonist 19.2 või uuemast on IP-tuumadel uus IP-versiooniskeem.
Kui IP-tuumaversiooni loendis pole, kehtib eelmise IP-tuumaversiooni kasutusjuhend.
| Intel Quartus Prime versioon | IP Core versioon | Kasutusjuhend |
| 19.1 | 19.1 | 25G Ethernet Intel Stratix 10 FPGA IP Design Example Kasutusjuhend |
| 18.1 | 18.1 | 25G Ethernet Intel Stratix 10 FPGA IP Design Example Kasutusjuhend |
| 18.0 | 18.0 | 25G Ethernet Intel Stratix 10 FPGA IP Design Example Kasutusjuhend |
25G Ethernet Intel FPGA IP väljalaskemärkmed (Intel Arria 10 seadmed)
Kui väljalaskemärkus pole konkreetse IP-versiooni jaoks saadaval, pole IP-l selles versioonis muudatusi. Lisateavet IP-värskenduste versioonide kohta kuni v18.1 leiate Intel Quartus Prime Design Suite'i värskenduse väljalaskemärkmetest.
Inteli FPGA IP-versioonid vastavad Intel Quartus Prime Design Suite'i tarkvaraversioonidele kuni versioonini 19.1. Alates Intel Quartus Prime Design Suite tarkvara versioonist 19.2 on Intel FPGA IP-l uus versiooniskeem.
Inteli FPGA IP-versiooni (XYZ) number võib muutuda iga Intel Quartus Prime'i tarkvaraversiooniga. Muudatus:
- X tähistab uurimisperioodi olulist läbivaatamist. Kui värskendate tarkvara Intel Quartus Prime, peate IP uuesti looma.
- Y näitab, et IP sisaldab uusi funktsioone. Nende uute funktsioonide lisamiseks genereerige oma IP uuesti.
- Z näitab, et IP sisaldab väiksemaid muudatusi. Nende muudatuste kaasamiseks genereerige oma IP uuesti.
Seotud teave
- Intel Quartus Prime Design Suite värskenduse väljalaskemärkmed
- 25G Ethernet Intel Arria® 10 FPGA IP kasutusjuhend
- 25G Ethernet Intel Arria® 10 FPGA IP Design Example Kasutusjuhend
- Viga 25G Etherneti Inteli FPGA IP jaoks teadmistebaasis
3.1. 25G Ethernet Intel FPGA IP v19.4.1
Tabel 9. v19.4.1 2020.12.14
| Intel Quartus Peamine versioon | Kirjeldus | Mõju |
| 20.4 | VLAN-kaadrite pikkuse kontrollimise värskendus: • 25G Etherneti Intel FPGA IP eelmistes versioonides kinnitatakse liiga suure kaadri viga, kui on täidetud järgmised tingimused. 1. VLAN a. VLAN-i tuvastamine on lubatud. b. IP saadab/vastu võtab kaadreid pikkusega, mis võrdub maksimaalse TX/RX-kaadri pikkusega pluss 1 kuni 4 oktetti. 2. SVLAN a. SVLAN-i tuvastamine on lubatud. b. IP saadab/vastu võtab kaadreid pikkusega, mis võrdub maksimaalse TX/RX-kaadri pikkusega pluss 1 kuni 8 oktetti. ? Selles versioonis värskendatakse selle käitumise parandamiseks IP-d. |
— |
| Värskendati Avaloni mälukaardistatud liidese juurdepääsu staatuse_* liidesele, et vältida Avaloni mälukaardistatud ajalõppu olematute aadresside lugemisel: • IP-aadressi värskendatakse ootetaotluse tühistamiseks, kui staatus_* liideses pääseb juurde olematule aadressile. |
3.2. 25G Ethernet Intel FPGA IP v19.4.0
Tabel 10. v19.4.0 2019.12.16
| Intel Quartus Prime versioon | Kirjeldus | Mõju |
| 19.4 | rx_am_lock käitumise muutus: • 25G Etherneti Intel FPGA IP varasemates versioonides käitub rx_am_lock signaal kõigis variantides samamoodi nagu rx_block_lock. • Selles versioonis kinnitab rx_am_lock nüüd RSFEC-toega IP variantide puhul, kui joonduslukk on saavutatud. Variantide puhul, mis ei võimalda RSFEC-i, toimib rx_am_lock endiselt samamoodi nagu rx_block_lock. |
Liidese signaal rx_am_lock käitub RSFEC-toega variantide eelmistest versioonidest erinevalt. |
| Värskendati RX MAC-i paketi algust: • Varasemates versioonides kontrollib RX MAC paketi alguse määramiseks ainult START-märki. • Selles versioonis kontrollib RX MAC nüüd sissetulevaid pakette kaadri alguse eraldaja (SFD) jaoks, lisaks vaikimisi märgile START. • Kui preambuli edastamise režiim on lubatud, kontrollib MAC kohandatud preambuli lubamiseks ainult märki START. |
— | |
| Preambuli kontrollimise võimaldamiseks lisati uus register: • RX MAC-registrites saab preambuli kontrollimise võimaldamiseks kirjutada nihkega 0x50A [4] oleva registri 1-ks. See register on "ei hooli", kui preambuli edastamine on lubatud. |
— |
3.3. 25G Ethernet Intel FPGA IP v19.1
Tabel 11. v19.1 aprill 2019
| Kirjeldus | Mõju |
| Nimetas parameetri Enable Altera Debug Master Endpoint (ADME) ümber, et lubada algse PHY silumise põhiotspunkt (NPDME) vastavalt Inteli kaubamärgi muutmisele tarkvaras Intel Quartus Prime Pro Edition. Tarkvara Intel Quartus Prime Standard Edition kasutab endiselt funktsiooni Enable Altera Debug Master Endpoint (ADME). | — |
3.4. 25G Etherneti IP Core v17.0
Tabel 12. Versioon 17.0 mai 2017
| Kirjeldus | Mõju |
| Lisatud varjufunktsioon statistikaregistrite lugemiseks. • TX statistikaregistrites asendati CLEAR_TX_STATS register nihkega 0x845 uue CNTR_TX_CONFIG registriga. Uus register lisab bitile, mis kustutab kõik TX-statistika registrid, varjupäringu ja paarsusvea kustutamise biti. Lisatud uus register CNTR_RX_STATUS nihkega 0x846, mis sisaldab paarsusvea bitti ja varjupäringu olekubitti. • RX-statistika registrites asendati CLEAR_RX_STATS register nihkega 0x945 uue registriga CNTR_RX_CONFIG. Uus register lisab bitile varjupäringu ja paarsusvea tühjendusbiti. mis kustutab kõik TX-statistika registrid. Lisati uus register CNTR_TX_STATUS nihkega 0x946, mis sisaldab paarsusvea bitt ja olekubitt varipäringu jaoks. |
Uus funktsioon toetab statistikaloendurite lugemise paremat usaldusväärsust. Statistika loenduri lugemiseks määrake esmalt selle registrikomplekti (RX või TX) varipäringu bitt ja seejärel lugege registri hetktõmmist. Varjufunktsiooni toimimise ajal loetud väärtuste suurenemine peatub, kuid aluseks olevad loendurid jätkavad suurenemist. Pärast päringu lähtestamist jätkavad loendurid oma akumuleeritud väärtusi. Lisaks sisaldavad uued registriväljad parityerror status ja Clear bits. |
| Muudetud RS-FEC joondusmarkeri vorming, et see vastaks standardi IEEE 108by nüüd lõpetatud punktile 802.3 spetsifikatsioon. Varem vastas RS-FEC funktsioon 25G/50G konsortsiumi graafikule 3, enne IEEE-d spetsifikatsiooni lõpetamine. |
RX RS-FEC tuvastab ja lukustab nüüd nii vanad kui ka uued joondusmarkerid, kuid TX RS-FEC genereerib ainult uue IEEE joondusmarkeri vormingu. |
Seotud teave
- 25G Etherneti IP Core kasutusjuhend
- Teadmistebaasi 25G Etherneti IP-tuuma viga
3.5. 25G Etherneti IP Core v16.1
Tabel 13. Versioon 16.1 oktoober 2016
| Kirjeldus | Mõju |
| Esialgne väljalase Intel FPGA IP raamatukogus. | — |
Seotud teave
- 25G Etherneti IP Core kasutusjuhend
- Teadmistebaasi 25G Etherneti IP-tuuma viga
3.6. 25G Ethernet Intel Arria® 10 FPGA IP kasutusjuhend Arhiiv
IP-versioonid on samad, mis Intel Quartus Prime Design Suite'i tarkvaraversioonid kuni v19.1-ni. Alates Intel Quartus Prime Design Suite tarkvara versioonist 19.2 või uuemast on IP-tuumadel uus IP-versiooniskeem.
Kui IP-tuumaversiooni loendis pole, kehtib eelmise IP-tuumaversiooni kasutusjuhend.
| Intel Quartus Prime versioon | IP-versioon | Kasutusjuhend |
| 20.3 | 19.4.0 | 25G Ethernet Intel Arria® 10 FPGA IP kasutusjuhend |
| 19.4 | 19.4.0 | 25G Ethernet Intel Arria 10 FPGA IP kasutusjuhend |
| 17.0 | 17.0 | 25G Ethernet Intel Arria 10 FPGA IP kasutusjuhend |
3.7. 25G Ethernet Intel Arria 10 FPGA IP Design Example Kasutaja Juhend Arhiivid
IP-versioonid on samad, mis Intel Quartus Prime Design Suite'i tarkvaraversioonid kuni v19.1-ni. Alates Intel Quartus Prime Design Suite tarkvara versioonist 19.2 või uuemast on IP-tuumadel uus IP-versiooniskeem.
Kui IP-tuumaversiooni loendis pole, kehtib eelmise IP-tuumaversiooni kasutusjuhend.
| Intel Quartus Prime versioon | IP Core versioon | Kasutusjuhend |
| 16.1 | 16.1 | 25G Etherneti disain Example Kasutusjuhend |
25G Ethernet Intel® FPGA IP väljalaskemärkmed
Online versioon
Saada tagasisidet
ID: 683067
Versioon: 2022.09.26
Dokumendid / Ressursid
 |
Intel 25G Ethernet Intel FPGA IP [pdfKasutusjuhend 25G Ethernet Intel FPGA IP, Ethernet Intel FPGA IP, Intel FPGA IP, FPGA IP, IP |