Cortex-M0 Plus mikrokontrollerid
Tere ja tere tulemast ARM® Cortex®-M0+ tuuma esitlusele, mis on integreeritud kõikidesse STM32U0 mikrokontrolleripere toodetesse.
Cortex-M0+ protsessor üleview
- ARMv6-M arhitektuur
- Von Neumani arhitektuur, 2-stage torujuhe
- Ühe numbri arhitektuur
- Korrutage 1 tsükliga
- Mälukaitseüksus (MPU)
- Ühetsükliline I/O port
| Ülimadala võimsusega disain Väga kompaktne kood | |
| Madal energiatarve ja kõrge energiatõhusus | Välja arvatud juhtkäsud ning haru ja link, on kõik käsud 16 bitti pikad |
Cortex®-M0+ tuum on osa ARM Cortex-M 32-bitiste RISC-tuumade rühmast. See rakendab ARMv6-M arhitektuuri ja sisaldab 2-stage torujuhe.
Cortex®-M0+-l on ainulaadne AHB-Lite peaport, kuid see toetab samaaegset juhiste toomist ja juurdepääsu andmetele, kui andmetele juurdepääs on suunatud kiire sisend-/väljundpordi aadressivahemikule.
Cortex-M protsessorite ühilduvus
Sujuv arhitektuur kõigis rakendustes
STM32U0 mikrokontrolleritesse on integreeritud ARM® Cortex®-M0+ südamik, et saada kasu võrreldamatust jõudlusest millivattide kohta.
Kõigil Cortex®-M protsessoritel on 32-bitine arhitektuur.
Cortex®-M3 oli esimene Cortex®-M protsessor, mille ARM välja andis.
Seejärel otsustas ARM eristada kahte tootesarja: suure jõudlusega ja väikese võimsusega, säilitades samal ajal nendevahelise ühilduvuse.
Cortex®-M0+ kuulub väikese võimsusega tootesarja. See on mõeldud akutoitel seadmetele, mis on energiatarbimise suhtes väga tundlikud.
Põhiarhitektuur läbiview
Cortex®-M0+ tuum tagab suurema jõudluse kui Cortex®-M0 tuum tänu 2-stage juhiste torujuhe.
Alustame protsessori kirjeldust protsessorituuma poolt, kes vastutab juhiste toomise ja täitmise eest.
ARM Cortex-M0+ → 2-stage torujuhe
Enamik V6-M käske on 16 bitti pikad. 32-bitisi käske on ainult kuus ja enamik neist on juhtkäsud, mida kasutatakse harva. Kuid haru ja lingi käsk, mida kasutatakse alamprogrammi kutsumiseks, on samuti 32 bitti pikk, et toetada suurt nihet selle käsu ja järgmisele käivitatavale käsule osutava sildi vahel.
Ideaalis laadib üks 32-bitine juurdepääs kaks 16-bitist käsku, mille tulemuseks on vähem tõmbamisi ühe käsu kohta.
Kella number 2 ajal käsklusi ei võeta. AHB Lite'i port on saadaval andmetele juurdepääsu käivitamiseks, kui käsk N on laadimis-/salvestamiskäsk.
Filiaali jõudlus
Cortex®-M0+ tuum
• Maksimaalselt kaks 16-bitist haruvarju käsku
Teatud harus läheb raisku vähem eellaaditud juhiseid (tänu 2-stage torujuhe).
Kellal number 1 tõmbab protsessor Inst0 ja tingimusteta harukäsu.
Kellas number 2 käivitab see käsu Instr0.
Kellas number 3 täidab see harukäsku, tuues samal ajal kaks järgmist järjestikust käsku Inst1 ja Inst2, mida nimetatakse haru varjukäskudeks.
Kellal number 4 loobub protsessor Inst1 ja Inst2 ning tõmbab InstrN ja InstN+1.
Cortex-M0, M3 ja M4 rakendavad 3 sekundittage torujuhe: tooge, dekodeerige ja käivitage. Haruvarju käskude arv on suurem: kuni neli 16-bitist käsku.
Põhiarhitektuur läbiview
Cortex®-M0+-l ei ole sisseehitatud vahemälu ega sisemist RAM-i. Järelikult juhitakse mis tahes käskude toomise tehing AHB-Lite'i liidesesse ja juurdepääs andmetele kas AHB-Lite'i liidesesse või ühetsüklilise I/O-porti.
Pange tähele, et STM32U0 rakendab SoC-taseme juhiste vahemälu, mis on väljaspool CPU-d ja asub sisseehitatud välklambi kontrolleris.
AHB-Lite põhiport on ühendatud siinimaatriksiga, võimaldades protsessoril juurdepääsu mäludele ja välisseadmetele. Kuna tehingud konveiereeritakse AHB-Lite'is, on parim läbilaskevõime 32 bitti andmeid või käske kella kohta minimaalse 2-tunnise latentsusega.
Cortex®-M0+-l on ka ühetsükliline I/O-port, mis võimaldab protsessoril 1-tunnise latentsusajaga andmetele juurde pääseda. Väline dekodeerimisloogika määrab aadressivahemiku, milles andmetele juurdepääsud sellele pordile suunatakse.
STM32U0 puhul ei kasutata ühetsüklilist I/O-porti GPIO-pordiregistritele juurdepääsuks. GPIO-pordid on selle asemel kaardistatud AHB-ga, võimaldades neile juurdepääsu DMA-l.
Mälu kaitseüksus
- MPU atribuudi seaded määravad juurdepääsuõigused
- 8 sõltumatut mälupiirkonda
- Kas saab koodi käivitada?
- Kas saab andmeid kirjutada?
- Kas privilegeeritud juurdepääs režiimile?
STM32U0 mikrokontrolleri MPU toetab kaheksat sõltumatut mälupiirkonda koos sõltumatute konfigureeritavate atribuutidega:
- juurdepääsuõigus: lubatud või keelatud lugeda/kirjutada privilegeeritud/privilegeeritud režiimis,
- täitmisluba: käivitatav piirkond või piirkond on käsu toomisel keelatud.
Viited
- Lisateabe saamiseks vaadake järgmist dokumentatsiooni:
- STM32G0 seeria Cortex®-M0+ protsessori programmeerimisjuhend (PM0223)
- Mälukaitseüksuse (MPU) haldamine STM32 MCU-des (AN4838)
- ARM websaidil järgmisel lingil:
- http://www.arm.com/products/processors/cortex-m/cortex-m0+-processor.php
Lisateabe saamiseks vaadake neid rakenduse märkusi ja Cortex®-M0+ programmeerimisjuhendit, mis on saadaval aadressil www.st.com websaidile.
Külastage ka ARM-i websait, kust leiate rohkem teavet Cortex®-M0+ tuuma kohta.
Aitäh
© STMicroelectronics – kõik õigused kaitstud.
ST logo on ettevõtte STMicroelectronics International NV või selle EL-is ja/või teistes riikides asuvate tütarettevõtete kaubamärk või registreeritud kaubamärk.
ST-kaubamärkide kohta lisateabe saamiseks vaadake www.st.com/trademarks
Kõik muud toodete või teenuste nimed kuuluvad nende omanikele.
Dokumendid / Ressursid
 |
ST Cortex-M0 Plus mikrokontrollerid [pdfKasutusjuhend Cortex-M0, Cortex-M23, Cortex-M33-M35P, Cortex-M55, Cortex-M85, Cortex-M0 Plus mikrokontrollerid, Cortex-M0 Plus, mikrokontrollerid |